Priority interrupt controller

Pic (priority interrupt controller)

Il PIC è un dispositivo che estende le funzionalità di gestione delle interruzioni della CPU. Esso provvede alla gestione prioritaria delle richieste di interruzione e al loro mascheramento ed è visto dal processore come un insieme di 2 locazioni di memoria (per indirizzare 5 registri).

Illustrazione 1: schema del PIC

Collegamento col processore

• Bus dati: bus dati di ingresso/uscita
• CS: chip select
• A0: bit per la selezione dei registri interni
• RD, WR: segnali di lettura/scrittura
• Reset: reset del dispositivo
• CLK: clock
• INT: linea di interruzione per trasmettere al processore un interrupt da parte di una periferica
• INTA: interrupt ack del processore

Collegamento ai dispositivi

• IR0-IR7: linee per il collegamento ad un dispositivo

Programmazione del dispositivo

• CNTRL: control register (8 bit) che permette di controllare il comportamento del dispositivo (accessibile in lettura solo se RR = 0, altrimenti accessibile in scrittura)
• IRR: interrupt request register (8 bit) che permette di memorizzare i segnali di interruzione (accessibile in lettura solo se RR = 1 e RIS = 0)
• ISR: in service register (8 bit) che presenta al gestore delle interruzioni in maniera ordinata le informazioni