Logiche CML e ECL

Invertitore in logiche non saturate

Le porte logiche bipolari utilizzano transistor che, in dipendenza dal segnale logico di ingresso, operano in uno delle due possibili regioni di funzionamento: interdizione e saturazione. Questo vale per le porte RTL e TTL. È tuttavia possibile utilizzare per le porte logiche, elementi portatori circuiti che permettano ai transistor di lavorare tra interdizione e regione attiva evitando comunque la regione di saturazione. Le logiche basate su questi tipi di circuiti vengono chiamate logiche non saturate e sono le logiche più veloci in rispetto alle altre famiglie bipolari che alle NMOS e CMOS. Il circuito elementare con un minimo nel stato questa famiglia logica non si basa più sull'invertitore elementare ma utilizza uno schema differenziale.

Invertitore CML

Nonostante l'invertitore CML (Current Mode Logic) sia più semplice, questo è stato sviluppato più di recente, e risale degli anni 1988-1990. La sua evoluzione prende l'abbrivio dell'invertitore ECL perché in quest'ultima si può riconoscere proprio un invertitore CML oltre ad altri stadi.

Rc₁ = Rc₂ = Rc

Nello schema differenziale di principio riportato, la corrente I_E che fluisce nel ramo comune e cui sono connessi i due emettitori, viene divisa in due componenti dipendenti dalla differenza delle tensioni applicate alle basi (ingressi) da Q₁ e Q₂.

Invertore in logiche non saturate

Le porte logiche bipolari utilizzano transistor che, a seconda del segnale logico di ingresso operano in uno dalle due possibili regioni di funzionamento: interdizione e saturazione. Questo vale per le porte RTL e TTL. È tuttavia possibile utilizzare per le porte logiche, solamente particolari circuiti che permettono ai transistor di lavorare tra interdizione e regione attiva evitando comunque le operazioni in regi di saturazione. Le logiche basate su questi tipi di circuiti vengono chiamate logiche non saturate e sono le logiche più veloci rispetto alle altre famiglie bipolari che alle NMOS e CMOS. Il circuito elementare con cui viene realizzata questa famiglia logica non si basa più sull'invertitore elementare ma utilizza uno schema differenziale.

Invertitore CML

Nonostante l'invertore CML (Current Mode Logic) sia più semplice, questo è stato sviluppato più di recente e risale agli anni 1988-1990. La sua topologia prende sviluppo dall'invertitore ECL perché in quest'ultima si può rintracciare proprio un invertitore CML oltre ad altri stadi.

Rc₁ = Rc₂ = R_c

Nello schema differenziale di principio, la corrente I_E che fluisce nel ramo comune e cui sono connessi i due emettori, viene divisa in due componenti dipendenti dalla differenza delle tensioni applicate alle basi (ingressi) di Q₁ e Q₂. Infatti, supponendo che Q₁ e Q₂ lavorino in regione attiva diretta (ricordiamo che l'impiego in questa configurazione nelle porte logiche ha proprio questo scopo), le due correnti di emettitore I_E1 e I_E2 si esprimono:

• I_E1 = I_S e^V_BE1/V_T + I_S e^V_BC1/V_T
• I_E2 = I_S e^V_BE2/V_T

dove x è il fattore dei potenze V_BE1 = V₁ = V_E x V_BE2 = V_R - V_E.

V₁ tensione in ingresso alla; V_R la tensione applicata alla base del transistore Q₂, V_E è la tensione misurata nel punto E (comune ai due rami di emettitore), V_T = la tensione termica del BST; V_T = kT/q (k = costante di Boltzmann, q = carica in elemento elementare dell'elettrone, T = temperatura in kelvin), I_S = corrente di saturazione del BST.

V₁ [^kT/_q] ≈ 0.02586 V

Il rapporto tra le correnti I_E1, I_E2 si può esprimere:

^I_E1/_IE2 = e^V_x-V_E/V_T e ^I_E2/_IE1 = e^V_R-V₁/V_T

Aggiungendo una unità ad ogni membro delle 2 equazioni si ricorda che:

• I_c1 + I_E2 = I_E si precisa e^I_E1/_IE2 + 1 = t e^V_y-V_R/V_T
• I_E1 + I_E2 = t₁ e^V_R-V_T/V_T
• I_E2 = ^I/_{t1 + e^Vx-VR/VT}
• ^I_E2/_IE1 + 1 = t + e^V_R-V_T/V_T
• I_E2 + I_E1 = t₁ e^V_y-V_S/V_T
• I_E1 = ^I/_{t2 + e^VR-VT/VT}

Dalle relazioni che legano la corrente di collettore e la corrente di emettitore si giunge all'espressione delle due correnti di collettore di Q₁ e Q₂:

I_C1 = ^{2 f₁}