Logiche CML e ECL

Invertitore in logiche non saturate

Le porte logiche bipolari utilizzano transistori che, in dipendenza dal segnale logico di ingresso, operano in una delle due possibili regioni di funzionamento: interdizione o saturazione. Questo vale per le porte RTL e TTL.

È tuttavia possibile utilizzare per le porte logiche, elementi particolari, circuiti che permettono ai transistori di lavorare tra interdizione e regione attiva evitando comunque la regione di saturazione. Le logiche basate su questi tipi di circuiti vengono chiamate logiche non saturate e sono le logiche più veloci rispetto alle altre famiglie bipolari come le NMOS e CMOS.

Il circuito elementare con un minimo nel ritardo, questa famiglia logica non si basa più sull'invertitore elementare ma utilizza uno schema differenziale.

Invertitore CML

Nonostante l'invertitore CML (Current Mode Logic) sia più semplice, questo è stato sviluppato più di recente e risale degli anni 1988-1990. La sua trattazione prende quella dell'invertitore ECL perché in quest'ultima si può rinvenire proprio un’invertitore CML oltre ad altri stadi.

_RC=Re1=RC

Nello schema differenziale di principioperatio, la corrente I_E che fluisce nel ramo comune a cui sono connessi i due emettitori viene divisa in due componenti dipendenti dalle differenze delle tensioni applicate alle basi (ingressi) di Q₁ e Q₂.

Inoltre supponendo che Q₁ e Q₂ lavorino in regime attivo diretto (ricordiamo che l’impiego in questa configurazione nello porte logiche ha proprio questo scopo i due correnti di emettitore I_E1, I_E2 sono espresse dai:

I_E1 = I_C e^VBE1/VT + I_S e^VBE2/VT

I_E2 = I_S e^VR-VE/VT

dove x è il fattore posizione VBE₁ = V₁ = V₂ e VBE₂ = V_R - V_E

V₂ tensione in ingresso al B₁, V_R la tensione applicata alla base del transistor Q₂

V_E la tensione misurata nel punto E (o minore di due rami da emettitore)

V_T la tensione termica del BJT = KT/q (K = costante di Boltzmann q = carica inodore assoluta dell’elettrore, T = temperatura in kelvin), I_S corrente di saturazione del BJT

V₁ · ^kT/_q = ^q/_n = 0.02586 V

Il rapporto tra le correnti I_E1 e I_E2 si può esprimire

^IE1/_IE2 = e^V_E-V_E/VT e IE₂ = ^V_R-V_E/_IE1

aggiungendo una unità ad ogni membro delle 2 equazioni si ricordando che I_E1 + I_E2 - I_E si precisa e

^IE1/_IU + 1 e^V_E1-V_R = ^{1 + sV₁-V_E10}/_{^IE1/IE2 = ^evR-VE/VT}

^IE1/_IU + 1 s^{1 + eVR - = le e iIE1//_IE2 = le_y₃-v/preSR}

IC₂ = ^{V-R/1 + e/_VE3-VR/VTV}

Tipicanente le, resistenza R_E1 =R_C1 =R

Invertitore ECL

La logica ECL appena presentata ha diverse debolezze. Una debolezza rilevante è la tensione V_SW cioè lo swing logico molto ridotta per a 0.4V. Un ulteriore problema è che per un grosso V_F alla tensione corrispondente allo stato logico alto, allora Q₁ potrebbe andare in saturazione piuttosto che in regione attiva diretta.

L'invertitore ECL (Emitter Coupled Logic - logica ad accoppiamento di emettitore) prevede oltre alla configurazione differenziale che attua le operazioni di inversione (e il suo negato) anche degli stadi di desacopattori e traslatori di tensione sulle due uscite.

Analizziamo il funzionamento dell'invertitore ECL.

Supponiamo in prima istanza che la tensione in ingresso V_i sia pari allo stato logico alto, V_i > V_IH. In tal caso la quasi totalità della corrente I che scorre nel dispositivo sarà portato nel ramo di sinistra.

In particolare, per V_R > V_IK = V_R + 4V_T si ha

I(R_C) = I_C(Q₂) + I_B(Q₃) ≈ θI

Input:

De questo punto in poi la caratteristica presenta una pendenza positiva

anche continua in quanto le variazioni dell'uscita seguono quelle dell'impulso

parlato in saturazione, V_CE(sat)namento all'inizio costante.

L'impulso è superiore di 0,1 oltre il valore V₁ non è in contesto con l'insieme

se di funzionamento della porta in regime non saturato parlato in condizioni

normali di funzionamento, il segnale di ingresso massimo è V_IN = 0,7 V e non

aggiunge il valore V_O marcando per la saturazione di Q₁.

Se si considera come uscita V_O quella corrispondente alla tensione di ingresso V_TH

condizione più consentabile non riguarda solo iniziando anchè

passo per questo uscita margini di rumore uguali tra loro e pari a quelli definiti

per il circuito OR.

Caratteristica di ingresso

La caratteristica di ingresso

mette in relazione la tensione

in ingresso alla porta EDL con

la corrente assorbita dalla porta stessa.

Insieme alla caratteristica di uscita

la caratteristiche di ingresso fornisce utili informazioni per valutare il funzionamento

della porta.

Fin tanto che V₃ < V₁ il transistor Q₁, sepolto in tale non conduce corrente.

A partire da questa valore V_IN = V_R = 0,1 V), la corrente di ingresso I_A che è grande

la corrente di base di Q₁, I₁ = I_B(Q₁) menzione in la corrente di collettore.

I contaggi Q₁ agi regione ottima finché V₃ non aggiunge il valore V_R + 0,1 > V_A

Oltre tale valore se si intestizia e nel BJT Q₁ include tutte le correnti E₁ e chi risulta.