Informatica per la performance analysis - Appunti

IL PROBLEMA E’ QUINDI DISSIPARE QUESTO CALORE

DA SUPERFICI SEMPRE PIU’ PICCOLE, PERCHE’

QUANDO AUMENTA LA TEMPERATURA DIMINUISCE

L’AFFIDABILITA’ DEL CHIP.(OGNI AUMENTO DI GRADO

PROVOCA UNA MAGGIORE INAFFIDABILITA’ ).

ADESSO SI UTILIZZANO QUINDI PIU’ CODE, CHE

LAVORANO IN PARALLELO, MA CHE PERCIO’ SONO

PIU’ LENTI(SFRUTTARE QUESTO PARALLELO E’

DIFFICILE PERCHE’ PER INIZIARE UN SECONDO

LAVORO, SI DEVE NECESSARIAMENTE COMPLETARE IL

PRIMO). COMPONENTI DELLA CPU:

DATA PATH(O PERCORSO DEI DATI O UNITA’ DI

ELABORAZIONE)= ELABORA I DATI; SI COMPONE DI:

ALU E BANCO DEI REGISTRI(UNITA’ DI

MEMORIZZAZIONE TEMPORANEAMEMORIA AD ALTA

VELOCITA’ USATA PER RISULTATI TEMPORANEI E

INFORMAZIONI DI CONTROLLO). (I REGISTRI SONO

COME DELLE VARIABILI O SCATOLETTE CHE

CONTENGONO DEI VALORI, ED HANNO 2 USCITE CHE

PORTANO AD UN INGRESSO).[R02+R03=R01]

UNITA’DI CONTROLLO = COORDINA LE OPERAZIONI

DELLA CPU; REGOLA IL FLUSSO DEI DATI; INVIA

ALL’ALU IL CODICE DELLE OPERAZIONI DA ESEGUIRE;

RICEVE INDICAZIONI SULL’ESITO DELL’OPERAZIONE

ESEGUITA DALL’ ALU E GESTISCE QUESTE

INFORMAZIONI.

A DIFFERENZA DELL’ALU,CHE HA REGISTRI GENERALI,

L’UNITA’ DI CONTROLLO HA REGISTRI SPECIFICI:

PC(PROGRAM COUNTER: CONTIENE LA SUCCESSIVA

ISTRUZIONE DA ESEGUIRE, CIOE’ L’INDIRIZZO DELLA

LOCALIZZAZIONE DI MEMORIA IN CUI E’ LOCALIZZATA

L’ALTRA ISTRUZIONE DA ESEGUIRE); IR(REGISTRO

ISTRUZIONE: CONTIENE L’ISTRUZIONE IN CORSO DI

ESECUZIONE); PSW( PAROLA DI STATO DEL

PROCESSORE ”PROCESSOR STATUS WORLD”: AREA

DI MEMORIA O REGISTRO DEI FLAG, CHE CONTIENE

INFORMAZIONI SULLO STATO DEI PROGRAMMI IN

ESECUZIONE SUL SISTEMA OPERATIVO)

-L’UNITA’ DI CONTROLLO(CU) E’ IL CERVELLO DELLA

CPU, CHE DICE ALL’UNITA DI ELABORAZIONE COSA FARE E

COME FARLA

-L’ALU(UNITA’ ARITMETICO LOGICA ) LAVORA SU DEI

DATI MEMORIZZATI NEI REGISTRI(BANCO DEI REGISTRI) [UN

ISTRUZIONE OPERA SU DATI, CHE SI TROVANO NEI

REGISTRI E NON NELLA MEMORIA; CIO’ CHE E’ NEL

REGISTRO VIENE POI MEMORIZZATO IN MEMORIA].

- BUS : E’ COME UN CAVO SU CUI VENGONO TRASMESSE

LE INFORMAZIONI, E’ UN SISTEMA CONDIVISO IN CUI SOLO

UN ELEMENTO ALLA VOLTA VI PUO’ SCRIVERE, MENTRE GLI

ALTRI POSSONO LEGGERE.

SI SUDDIVIDE IN 3 SOTTOBUS: BUS DATI(TRASPORTA DEI

DATI), BUS INDIRIZZI(TRASPORTA DEGLI INDIRIZZI NELLA

LOCAZIONE DI MEMORIA PRESCELTA), BUS

CONTROLLO(SPECIFICA IL TIPO DI OPERAZIONE IN CORSO;

SU QUESTO BUS VIAGGIANO 2 CODICI: LETTURA E

SCRITTURA).

L’ARCHITETTURA A BUS HA IL VANTAGGIO DI ESSERE UNA

STRUTTURA ECONOMICA, PERCHE’ CON UN UNICO MEZZO

PARLANO PIU’ ATTORI; LO SVANTAGGIO PERO’ SONO LE

PRESTAZIONI, PERCHE’ SOLO 2 ATTORI POSSONO PARLARE

MENTRE GLI ALTRI ASCOLTANO E ASPETTANO CHE IL BUS SI

LIBERI; DA CIO’ DERIVA IL FATTO CHE BISOGNA

SEQUENZIALIZZARE, E PER ACCELERARE LE COSE SI

UTILIZZANO PERCIO’ PIU’ BUS; LO SVANTAGGIO E’ PERO’ IL

COSTO ECCESSIVO, PERCHE’ I FILI OCCUPANO TANTO

SPAZIO ALL’INTERNO DI UN CHIP(NELLE DIMENSIONI

DELL’ORDINE DI FRAZIONI DI MICROMETRI).

I PRO DEL COLLEGAMENTO A BUS: SEMPLICITA’(UNICA

LINEA DI CONNESSIONE), ESTENDIBILITA’(AGGIUNTA MOLTO

SEMPLICE DI NUOVI DISPOSITIVI[INPUT E OUTPUT]),

STANDARDIZZABILITA’ (REGOLE PER LA COMUNICAZIONE

DA PARTE DI DISPOSITIVI DIVERSI).

I CONTRO DEL COLLEGAMENTO A BUS: LENTEZZA

(UTILIZZO IN MUTUA ESCLUSIONE DEL BUS), LIMITATA

CAPACITA’ (AL CRESCERE DEL NUMERO DI DISPOSITIVI

COLLEGATI), SOVRACCARICO DEL PROCESSORE(PERCHE’

FUNGE DA MASTER SUL CONTROLLO DEL BUS).

OGGI IL PC PIU’ SCARSO, UTILIZZA ALMENO 2 LIVELLI DI

BUS(UNO AD ALTA VELOCITA’ E UN ALTRO CHE CONNETTE

ELEMENTI PIU’ LENTI).

MEMORIA= CONTENITORE DI DATI, IN CUI POSSONO ESSERE

EFFETTUATE 2 OPERAZIONI: PRELIEVO(LETTURA) E

operazioni che la memoria può effettuare

SCRITTURA. (Le

sono due: lettura (load) e scrittura (store ).

DA UN PUNTO DI VISTA PIU’ STRUTTURALE LA CPU SI

COMPONE DEL COSIDDETTO CICLO

FETCH-DECODE-EXECUTE(SERVE PER ESEGUIRE LE

ISTRUZIONI):

FETCH VIENE PRESA DALLA MEMORIA L’ISTRUZIONE

CORRENTE(QUELLA INDIVIDUATA DAL CONTENUTO DEL PC)

E VIENE MESSA NELL’IR, CONTEMPORANEAMENTE VIENE

INCREMENTATO IL PC IN MODO CHE CONTENGA

L’INDIRIZZO DELL’ISTRUZIONE SUCCESSIVA;

DECODEDETERMINA IL TIPO DI ISTRUZIONE DA

ESEGUIRE;

EXECUTE ESEGUE L’ISTRUZIONE.

L’UNITA’ DI CONTROLLO SI OCCUPA DEL FECHT E DEL

DECODE MENTRE IL DATA PATH SI OCCUPA DELL’EXECUTE.

NEL REPERTORIO DI ISTRUZIONE DI QUALSIASI CPU IN

ARCHITETTURA LOAD/STORE, ESISTONO 3 TIPOLOGIE DI

ISTRUZIONI:

1-ISTRUZIONI ARITMETICO-LOGICHE(ELABORAZIONE DATI

CIOE’ SOMMA SOTTRAZIONE … MAGGIORE MINORE… AND

OR), [ESEGUITA IN 4 PASSI]

2-CONTROLLO DEL FLUSSO DELLE ISTRUZIONI,

DENOMINATE ISTRUZIONI DI SALTO(PER MODIFICARE IL

FLUSSO DI ESECUZIONE DELLE ISTRUZIONI)

->SALTI CONDIZIONATI(req) CIOE’ SALTA L’ISTRUZIONE SE

UNA CERTA CONDIZIONE E’ VERIFICATA(PER ESEMPIO

ROMBO DEI LOGARITMI)

->SALTI NON CONDIZIONATI(J) CIOE’ SI SALTA A PRIORI.

3-TRASFERIMENTO DI INFORMAZIONE(SI RIFERISCONO

ALLA MEMORIA-> PER ESEMPIO TRASFERIMENTO DATI E

ISTRUZIONI DA CPU E MEMORIA) [ESEGUITA IN 5 PASSI].

LE PRESTAZIONI DELLA CPU SI POSSONO MIGLIORARE

ATTRAVERSO:

- L’AUMENTO DELLA FREQUENZA DI CLOCK(INFLUENZA

DIRETTAMENTE IL TEMPO DI CICLO DEL DATA PATH E

QUINDI LE PRESTAZIONI DI UN CALCOLATORE; E’ LIMITATA

DALLA TECNOLOGIA DISPONIBILE; LA MASSIMA FREQUENZA

DI CLOCK SI CALCOLA SULLO STADIO PIU’ LENTO)

- IL MIGLIORAMENTO DEL PARALLELISMO(PERMETTE DI

MIGLIORARE LE PRESTAZIONI SENZA MODIFICARE LA

FREQUENZA DI CLOCK);

ESISTONO 2 FORME DI PARALLELISMO: A LIVELLO DELLE

ISTRUZIONI(ARCHITETTURE PIPELINE O ARCHITETTURE

SUPERSCALARI), A LIVELLO DI PROCESSORI(ARRAY

COMPUTER, MULTIPROCESSORI O MULTICOMPUTER).

ARCHITETTURA PIPELINE: ORGANIZZAZIONE DELLA CPU

COME UNA CATENA DI MONTAGGIO; LA CPU VIENE

SUDDIVISA IN STADI, OGNUNO DEDICATO ALL’ESECUZIONE

DI UN COMPITO SPECIFICO;

L’ESECUZIONE DI UN’ ISTRUZIONE RICHIEDE IL PASSAGGIO

ATTRAVERSO GLI STADI DELLA PIPELINE; IN UN

DETERMINATO ISTANTE, OGNI STADIO ESEGUE LA PARTE DI

SUA COMPETENZA DI UN’ISTRUZIONE; IN UN DETERMINATO

ISTANTE ESISTONO DIVERSE ISTRUZIONI

CONTEMPORANEMENTE IN ESECUZIONE, UNA PER OGNI

STADIO.

CON LA PIPELINE SI MIGLIORANO LE PRESTAZIONI, CIO’

VUOL DIRE CHE IL PROGRAMMA E’ PIU’ VELOCE.

…… MA IL TEMPO DI ESECUZIONE DELLE ISTRUZIONI E’

MIGLIORATO O PEGGIORATO?

….IL TEMPO E’ MIGLIORATO E LA LATENZA E’ PEGGIORATA!

(LATENZA DI UN CONCETTO = QUANTI SECONDI IMPIEGA

UN PROGRAMMA PER EFFETTUARE UN ISTRUZIONE.

ISTRUZIONI APPARTENENTI A CLASSI DIVERSE

IMPIEGHERANNO PIU’ O MENO TEMPO).

E’ IMPORTANTE LA FREQUENZA DELL’ESECUZIONE

DELL’ISTRUZIONE: CON

PIPELINE(SINTETIZZATORE DELLE INFORMAZIONI), LA

PRIMA ISTRUZIONE IMPIEGA PIU’ TEMPO(50ns), MA DALLA

SECONDA IN POI IL TEMPO SARA’ MINORE(10ns).

PRESTAZIONI DI UNA PIPELINE: IL TEMPO DI

ESECUZIONE(LATENZA) DELLA SINGOLA ISTRUZIONE NON

DIMINUISCE ANZI AUMENTA(IL TEMPO DI

ATTRAVERSAMENTO[LATENZA] DELLA PIPELINE

CORRISPONDE AL NUMERO DEGLI STADI “N” MOLTIPLICATO

PER IL TEMPO DI CICLO “T”; IL TEMPO DI CICLO E’ LIMITATO