Sistemi Elettronici

Le applicazioni dei Flip-Flop

Premessa

Per pilotare molti circuiti elettronici occorre avere a disposizione dei segnali squadrati periodici, caratterizzati dalla loro frequenza, numero di cicli completi (Periodo: tempo impiegato a compiere un ciclo completo) contenuti in un secondo. Un altro parametro caratteristico di questi segnali è il Duty Cicle (ciclo utile), definito come rapporto tra la durata del livello alto e l’intero periodo.

FIGURA 1 - Frequenza, Periodo e Duty Cicle di una segnale squadrato.

Questo tipo di segnale viene generato con particolari circuiti elettronici chiamati multivibratori e nel caso serva una frequenza molto stabile si ricorre agli oscillatori al quarzo. La frequenza dei segnali generati da questi circuiti elettronici è di solito più elevata di quella che serve per le reti digitali e quindi occorre ridurla al valore desiderato. L’operazione che riduce la frequenza di un segnale periodico digitale, viene chiamata divisione di frequenza e i circuiti che la realizzano divisori di frequenza. La necessità di un divisore di frequenza si ha sia perché con uno stesso segnale di clock molte volte si devono pilotare circuiti a frequenza diversa, sia perché è più facile stabilizzare mediante un circuito a quarzo un determinato circuito a frequenza superiore e poi ottenere una frequenza inferiore, che sarà anch’essa stabilizzata, anche se il più delle volte non esiste un cristallo di quarzo alla frequenza desiderata.

I divisori di frequenza

Un circuito si dice divisore di frequenza quando riceve in ingresso un segnale di una certa frequenza f genera in uscita un segnale di frequenza f/n ove n è un numero intero.

Divisori di frequenza per 2

Per realizzare un divisore di frequenza per 2, ( n = 2 ) si ricorre ad un Flip-Flop di tipo T il cui ingresso viene mantenuto sempre alto.

FIGURA 2 - Divisore di frequenza per 2.

Il FF T collegato a Vcc ha il suo ingresso sempre alto e quindi svolge la funzione Toggle, cioè ad ogni fronte di salita del clock, perché è attivo ALTO, commuta e cambia stato alla sua uscita. Si supponga che inizialmente l’uscita Q sia BASSA. Quando arriva il primo fronte di salita del clock, il FF commuta e la sua uscita Q diventa ALTA e resta tale fino al prossimo fronte di salita del clock e precisamente all’inizio del prossimo periodo in corrispondenza del quale l’uscita del FF ritorna BASSA. Come si può osservare dagli andamenti temporali di figura 2, l’uscita Q ha un periodo che è doppio di quella del clock e la di conseguenza, la frequenza è la metà. Si può osservare, infine, che il periodo dell’uscita del FF T ha sempre la parte alta uguale alla parte BASSA, indipendentemente dal tipo di segnale di clock e quindi il suo duty cycle percentuale è sempre del 50%.

FIGURA 6 - Divisore di frequenza per 5.

Dispositivo antirimbalzo

Nelle applicazioni digitali succede di sovente di inserire dati, cioè dover fissare un livello alto o basso sull'ingresso di una rete logica, azionando manualmente pulsanti o interruttori. Si pensi, ad esempio, al dispositivo generatore di segnali digitali usato in laboratorio per alimentare e per inserire segnali logici sulle reti logiche montate su basetta bianca. La stessa ricezione dati richiede, a volte, l'uso di dispositivi di tipo meccanico o elettromeccanico, trasduttori, ecc... . Il dispositivo meccanico apre o chiude dei contatti per collegare o scollegare ingressi di un circuito digitale ad un certo livello di tensione.

In figura 7 a) e b) è mostrato cosa succede quando si applica all'ingresso di una porta AND un segnale digitale.

Contatore binario asincrono a tre bit.

Questo tipo di contatore è costituito da tre flip-flop T in configurazione toggle. Il segnale di clock entra nell’ingresso CK0, mentre l’uscita Q0 entra in CK1 e l’uscita Q1 entra in CK2. Le transizioni sul fronte di salita del segnale di clock fanno commutare FF0, le transizioni sul fronte di salita di Q0’ fanno commutare FF1 ed infine le transizioni sul fronte di salita di Q1’ fanno commutare FF2. Il contatore procede attraverso il conteggio binario da 0 a 7 (contando quindi 8 impulsi di clock) per poi riciclarsi allo stato 0.

Un contatore asincrono, viene solitamente chiamato contatore ripple (ripple counter) e ciò sta a significare che l’effetto prodotto da un clock applicato all’ingresso di un contatore è “sentito” per primo da FF0. Questo effetto non può raggiungere istantaneamente FF1, perché c’è il ritardo di propagazione attraverso FF0. Poi c’è il ritardo attraverso FF1 prima che possa raggiungere FF2 e commutarlo. In definitiva, l’effetto prodotto da un impulso di clock in ingresso si propaga (ripple) attraverso il contatore richiedendo un certo tempo a causa dei ritardi di propagazione descritti prima di raggiungere l’ultimo flip-flop. Ovviamente, questo può creare problemi nelle applicazioni dei contatori, perché limita la frequenza con cui il contatore può essere temporizzato e inoltre creare problemi di decodifica.

In figura sono riportati lo schema elettrico e gli andamenti temporali del clock e delle uscite del contatore a sincrono a 3 bit.

FIGURA 12 - Contatore asincrono a 3 bit.

FIGURA 13 - Andamento dei livelli delle uscite per un contatore asincrono a 3 bit.

FIGURA 4 - Tabella con lo stato delle uscite del contatore binario sincrono a 3 bit.

La presenza della porta AND sull'ingresso T di FF2 serve ad evitare che il Flip-Flop commuti ogni volta che l'uscita di Q₁ è alta quando arriva un impulso di clock (vedi impulsi 2 e 6). Infatti, FF2 deve cambiare di stato solo quando Q₀ e Q₁ sono entrambe alte. L'andamento temporale delle uscite del contatore sono mostrate in figura.

FIGURA 5 - Andamento temporale delle uscite di un contatore binario a 3 bit.

Contatore sincrono a 4 bit

Questo contatore viene realizzato con FF di tipo T attivi sul fronte di discesa del clock. Anche in questo caso si ricorrerà all'uso di porte logiche, per evitare che FF2 e FF3 commutino anche quando non dovrebbero farlo. L'ingresso T di FF0 viene sempre mantenuto alto e quindi ad ogni impulso di clock FF0 commuta. FF1, invece commuta solo quando l'uscita Q0 passa dallo stato ALTO allo stato BASSO. FF2 e FF3 commutano ogni qualvolta l'uscita del FF che lo precede passa da 1 a 0 e questo non va bene, perché altrimenti il conteggio non seguirebbe la sequenza di conteggio binario.

Per quanto riguarda FF2, questo deve commutare, come visto per il contatore a 3 bit, solo quando

Q₀ = Q₁ = 1

Il flip flop FF3 deve commutare solo quando

Q₀ = Q₁ = Q₂ = 1

La tabella seguente, mostra quanto indicato :

I rettangoli azzurri indicano i valori di Q0 e Q1 per i quali la prima porta AND consente ad FF2 di commutare; infatti il clock successivo il valore di Q2 ha cambiato di stato. Questa situazione si verifica al clock T3, al clock T7, al clock T11 e al clock T15. In realtà i clock T7 e T15 sono gialli perché indicano contemporaneamente anche il cambiamento di stato di Q3. I rettangoli gialli indicano i valori di Q0, Q1, Q2 per i quali deve commutare l’uscita Q3 di FF3. In corrispondenza di quei clock, il T7 e il T15, la seconda porta AND consentirà a FF3 di cambiare di stato. Si veda lo schema elettrico di figura 7.

FIGURA 6 - Tabella con lo stato delle uscite del contatore binario sincrono a 4 bit.

Contatore Binario Sincrono a 4 bit

FIGURA 7 - Schema elettrico di un contatore binario sincrono a 4 bit.

FIGURA 5 - Tabella di transizione degli stati d’uscita e valori assunti dagli ingressi J e K dei tre Flip-Flop.

Per determinare gli ingressi che devono essere imposti ai FF, di tipo JK, si consideri la prima riga della tabella. L’uscita Q2 nella colonna dello stato presente resta sempre a zero (0) anche nello stato successivo e secondo la convenzione adottata in precedenza questo FF non commuta o esegue un reset: NC/R. Anche per l’uscita Q1 si può dire la stessa cosa: NC/R. L’uscita Q0, invece, passa dallo stato 0 allo stato 1, quindi esegue un SET oppure commuta, cioè Toggle. Quindi S/T.

Infine, per quanto riguarda gli ingressi dei tre FF, si può affermare che: se FF2 deve mantenere lo stato precedente, cioè uno zero (0), o memorizza o esegue un reset. Quindi, l'ingresso J2 = 0 e K2 = 0 per memorizzare oppure J2 = 0 e K2 = 1 per eseguire il reset. Ne segue che la J2 = 0 in entrambi i casi, mentre K2 può valere sia 0 che 1 quindi è indifferente (X). Analogo discorso vale per le altre uscite riga per riga della tabella.

Le mappe di Karnaugh

Riportando le sei colonne della tabella "Ingressi dei F-F (stato presente)" su altrettante mappe di K. si ottengono le espressioni logiche degli ingressi J e K di ciascun F-F. A questo punto non resta che realizzare il circuito con i tre F-F JK e le porte affinché il contatore evolva secondo il diagramma degli stati descritto al punto 1.

• NC/R X0
• S/S 0X
• 0/X X0
• C/R 1X
• 1/0 X
• /S 1X