Architettura Elaboratori - Automa stati finiti, IEEE 754, Schema logico

Automa a stati finiti

A={a,b,c} → Input B={x,y} → Uscite

{ cba, aba → x

{ altro → y

- Macchina di Mealy

Ogni stato q DEVE avere una freccia in uscita per ogni Input (in questo caso 3).

- Tabelle di Karnot

I = input, S = stato, U = uscita

I I S S I I S' S' U

1 0 1 0 1 0 1 0

q

a 0 0 0 0 0 0 a → 0 1 → 1

1

q

b 0 1 0 0 0 1 b → 0 0 → 1

0

q 0 q

c 1 0 0 0 1 0 c → 1 0 → 1

2

- 1 1 0 0 1 1 - → - - - → -

q

S S 0 1 0 0 a → 0 1 → 1

1 0 1

q

q 0 0 0 1 0 1 b → 1 1 → 1

0 3

q 1 q

q 0 1 0 1 1 0 c → 1 0 → 1

1 2

q 1 0 0 1 1 1 - → - - - → -

2 q

q 1 1 1 0 0 0 a → 0 1 → 1

3 1

q

U 1 0 0 1 b → 1 1 → 1

3

q 2 q

X 0 1 0 1 0 c → 1 0 → 1

2

Y 1 1 0 1 1 - → - - - → -

q

1 1 0 0 a → 0 1 → 0

1

q

1 1 0 1 b → 0 0 → 1

0

q 3 q

1 1 1 0 c → 1 0 → 1

2

1 1 1 1 - → - - - → -

- Mappa K dell'uscita:

I I

1 0

S S 00 01 11 10

1 0 00 1 1 - 1

01 1 1 - 1

11 0 1 - 1

10 1 1 - 1

- Sintesi – PS (cerchio gli zeri):

U = ( S + S + I + I )

1 0 1 0

- Sintesi – SP (cerchio gli uno):

U = S + S + I + I

1 0 1 0 Conversione IEEE 745

Convertire il numero dato in standard IEEE 745 – Semplice precisione:

-5,828125

- Trasformiamo in binario la parte intera:

N N/2 Resto

5 2 1 Meno significativo (destra)

2 1 0

1 0 1 Più significativo (sinistra)

5 = 101

10 2

- Trasformiamo in binario la parte decimale:

Quando il risultato diventa “1,...”, si mette nelle unità un 1 e si fa “risultato - 1”.

Dec * 2 Risultato Unità

0,828125 * 2 = 1,65625 1 Più significativo (sinistra)

0,65625 * 2 = 1,3125 1

0,3125 * 2 = 0,625 0

0,625 * 2 = 1,25 1

0,25 * 2 = 0,5 0

0,5 * 2 = 1 1 Meno significativo (destra)

0,828125 = 110101

10 2

- Uniamo le due parti:

101,110101

- Spostiamo la virgola:

2

1,0111.0101 * 2 2

Mantissa: 0111.0101

- L'esponente di 2, va sommato a 127; il risultato andrà convertito in binario e sarà l'esponente dello

standard IEEE 754:

127+2=29

127 = 1000.0000

10 2

2 = 0000.0001

10 2

129 = 1000.0001

10 2

Esponente: 1000.0001

- Il segno è 1, se negativo, 0 se positivo.

- Lo standard IEEE 754 ha questa struttura:

1 bit: segno – 8 bit: esponente – 32 bit: mantissa

La conversione da come risultato:

1 1000.0001 0111.0101.0000.0000.0000.0000.0000.0000

Schema con porte logiche

ES: 1) Dato un circuito con porte logiche, ricavare la formula e minimizzarla in PS.

Schema:

Simboli:

Formula:

(XYZ)+(XYZ)+(XZ)

Tabella verità:

X Y Z U XYZ XYZ XZ PS

0 0 0 0 X+Y+Z

0 0 1 0 X+Y+Z

0 1 0 1 1

0 1 1 1 1

1 0 0 0 X+Y+Z

1 0 1 1 1

1 1 0 0 X+Y+Z

1 1 1 1 1

Formula PS:

(X+Y+Z) * (X+Y+Z) * (X+Y+Z) * (X+Y+Z)

Questa formula non è semplificata, usiamo quindi la mappa K:

XY

Z 00 01 11 10

0 0 1 0 0

1 0 1 1 1

Svolgimento:

- Abbiamo due coppie di 0 (una verticale e una orizzontale).

- Nella coppia verticale, il valore che resta visso è “00” che sarebbe uguale a “X Y”, ma quando si

fa la PS, si inverte il segno delle variabili ottenendo quindi: “X+Y”.

- Nella coppia orizzontale, resta fisso il valore “1” (tra i valori orizzontali) e il valore “0” (tra quelli

verticali. Rispettando la regola scritta sopra, si ottiene: “X+Z”

Formula PS semplificata:

(X+Y) * (X+Z)

Per informazioni sulla forma SP, guardare file “Tabella di verità”.