Architettura degli elaboratori - Appunti

LATCH

Per creare una memoria a 1 bit è necessario disporre di un circuito che in qualche modo “ricordi” i

precedenti valori di input.

LATCH SR: ha due input: S, per impostare il valore del latch (set) e R, per azzerarlo (Reset). Il circuito ha

anche due output, Q e not Q, che sono complementari l’uno rispetto all’altro. Diversamente dalle reti

combinatorie l’output di un latch non è determinato unicamente dai valori di input correnti.

Uno stato in cui entrambi gli output valgono 0 viene detto instabile e anche quando valgono entrambi 1 il

circuito non funziona.

La conclusione è semplice: per R=S=0 il latch ha due stati stabili che

identificheremo con 0 e 1 in base al valore di Q.

Se S è impostato temporaneamente a 1 lo stato del latch diventa Q=1,

indipendentemente dallo stato in cui si trovava precedentemente. Allo stesso

modo quando si imposta temporaneamente R a 1 si forza il latch a passare

nello stato Q=0. Il circuito “ricorda” quindi quale valore, se S oppure R, è

stato settato per ultimo. Utilizzano questa proprietà è possibile costruire le

memorie dei calcolatori.

LATCH SR TEMPORIZZATO

Spesso è preferibile che un latch cambi di stato se non in specifici momenti. Un circuito che gode di questa

caratteristica è detto latch SR temporizzato. Rispetto al latch SR bisogna aggiungere un input, il clock, il cui

valore è generalmente 0. Quando il clock vale 0 entrambe le porte AND generano in output il valore 0,

1 I circuiti sequenziali sono in grado di calcolare funzioni che dipendono anche da uno stato interno, quindi

dipendono anche da informazioni memorizzate in elementi di memoria interni

indipendentemente dai valori di S e R, impedendo quindi al latch di cambiare di stato. Quando il clock vale

1 le porte AND non bloccano più i segnali S e R che possono dunque tornare a pilotare lo stato del latch. I

termini enable e strobe sono largamente utilizzati per indicare che l’input clock vale 1, ovvero che il circuito

è dipendente dallo stato di S e da quello di R.

LATCH D TEMPORIZZATO

Un buon modo per risolvere l’ambiguità dei latch SR

(causata dalla situazione S=R=1) è evitare che questo

si verifichi.

Per questo è stato introdotto il latch D temporizzato

che ha un solo input, D. dato che l’input della porta

AND rappresentata in basso è sempre il

complemento dell’input di quella superiore, non può

accadere che entrambi gli input siano 1. Quando il clock vale 1 il valore corrente di D viene campionato e

memorizzato nel latch.

FLIP-FLOP

In molti circuiti è necessario campionare il valore di una certa linea in un particolare istante e memorizzarlo.

In questi circuiti, chiamati flip-flop, la

transizione di stato non si verifica quando il

clock vale 1, ma durante la transizione del

clock da 0 a 1 (fronte di salita) oppure da 1 a 0

(fronte di discesa). In questa situazione la

lunghezza dell’impulso del clock non ha alcuna

importanza, purché le transizioni si verifichino

con sufficiente velocità.

La differenza tra un flip-flop e un latch e che il

primo è a commutazione sul fronte mentre il

secondo è a commutazione a livello.

REGISTRI

Un registro è formato dai segnali di clock, Clear e Preset.

Per unire i vari segnali serve un interruttore elettrico che possa instaurare o interrompere una connessione

in pochi nanosecondi.

Un interruttore del genere è chiamato buffer non invertente. Esso ha un dato in input, un dato di output e

un input di controllo. Quando l’input di controllo è alto il buffer funge da collegamento. Quando l’input di

controllo è basso si comporta come un circuito aperto: è come se qualcuno avesse scollegato il dato di

output dal resto del circuito con una pinza tagliafili. Tuttavia, diversamente dall’utilizzo di una pinza

tagliafili, la connessione può essere ripristinata in pochi nanosecondi semplicemente reimpostano il segnale

di controllo al valore alto.

Un buffer invertente si comporta come un normale invertitore quando il controllo ha valore alto e

disconnette l’output dal circuito quando il controllo ha valore basso. I due buffer sono dispositivi a tre stati,

in quanto possono generare in output i valori 0 e 1, oppure nessuno dei due (circuito aperto). I buffer

inoltre amplificano il segnale e possono quindi guidare più input allo stesso tempo.

Nel circuito della memoria il buffer viene attivato e spedisce una parola sulle linee di output quando CS, RS

e OE hanno valore alto e il segnale per l’abilitazione dell’output è alto. Al contrario, quando un qualsiasi dei

segnali CS, RD e OE è basso, l’output è scollegato dal resto del circuito.

CHIP DI MEMORIA

Una memoria 4 x 3, è costituita cioè da quattro parole di 3 bit ciascuna. Per estenderla alla dimensione 4 x

8 occorre semplicemente aggiungere cinque colonne composte da quattro flip-flop ciascuna, così come

cinque linee di input aggiuntive e altrettante linee di output. Per passare da 4 a 8 si devono aggiungere

quattro nuove righe di tre flip-flop ciascuna, oltre a una linea aggiuntiva per l’indirizzo. Una memoria con

questa struttura dovrebbe avere un numero di parole esprimibili come una potenza di 2 al fine di

massimizzare l’efficienza; il numero di bit di una parola può invece assumere qualsiasi valore.

Le dimensioni dei chip di memoria sono indicate in bit e non i byte.

Un segnale è asserito (assume valore alto o basso) quando è impostato in modo da generare qualche

azione. I pin asseriti con valore basso sono identificati da una linea sopra il loro nome CS (alto) CS (riga

sopra, basso).

L’opposto di asserito è negato, quando non succede nulla di particolare i pin sono negati.

Il segnale CS (negato) serve a selezionare il chip richiesto in un dato momento ignorando tutti gli altri. Per

distinguere il segnale di scrittura si utilizza il segnale WR (negato) mentre per indicare i segnali di output

viene utilizzato il segnale OE (negato).

Un altro metodo di organizzazione della memoria prevede l’introduzione di un numero di 11 bit sui pin

dell’indirizzo asserendo il segnale RAS (negato) al fine di inizializzare il chip. Successivamente si immette sui

pin dell’indirizzo un numero di colonne e si asserisce il segnale CAS (negato). Il chip risponde accettando,

oppure generando in output un dato da 1 bit.

Quest’ultimo metodo è utilizzato per i chip di memoria più grandi, l’architettura riduce il numero di pin ma

rende più lento il chip dato che bisogna immettere sia l’indirizzo delle colonne che quello delle righe.

TIPI DI MEMORIA RAM

La memoria RAM (random access memory) è sia una memoria di lettura che di scrittura.

Ci sono due tipi di memoria:

- SBAM: le RAM statiche costruite con circuiti simili ai flip-flop D e hanno la proprietà di contenere i

dati sino a quando vi è alimentazione. Sono molto veloci e quindi vengono usate per creare le

cache di secondo livello.

- DRAM: le RAM dinamiche sono composte da un array di celle, ciascuna delle quali contiene un

transistor e un piccolo condensatore.

Il condensatore può essere caricato o scaricato per memorizzare i valori 0 oppure 1.

Dato che la carica tende a disperdersi occorre effettuare dei refresh di ciascun bit della RAM per

evitare perdita di dati.

Esistono vari tipi di chip di RAM dinamiche:

 DRAM FPM: organizzate in matrici pertanto è presente sia l’indirizzo di riga che quello di

colonna.

 DRAM EDO: pipeline per output, aumentano la larghezza di banda di memoria perché

l’indirizzo viene chiesto prima della fine dell’operazione precedente.

 SDRAM: utilizzate su cache e memorie centrali, sono delle memorie ibride (in parte statiche e

in parte ibride). I dati e gli indirizzi sono controllati dal clock che elimina così i vari segnali di

controllo.

 SDRAM – DDR: leggono sia sul fronte di salita che su quello di discesa raddoppiando il

trasferimento di dati (usato per le schede video).

TIPI DI MEMORIA ROM

Le memorie ROM (read-only memory) non possono essere modificate o cancellate, né intenzionalmente né

accidentalmente. I dati sono inseriti durante la fabbricazione. L’unico modo per cambiare il programma

consiste nel sostituire l’intero chip.

Per far si che le aziende potessero sviluppare più agevolmente prodotti basati su ROM sono state inventare

le PROM che può essere programmata sul posto e non prima.

Il passo successivo è stata la EPROM i cui dati si cancellano con luce ultravioletta.

Meglio ancora della EPROM sono la EEPROM che può essere cancellata con impulsi elettrici e infine la

memoria flash che è cancellabile a blocchi e riscrivibile.

ANALISI DI RETI SEQUENZIALI SINCRONE

Data una rete sequenziale sincrona si può dare una descrizione esauriente tramite: equazioni booleane,

tabelle di verità e diagrammi di stato.

A partire dalle equazioni di ingresso relative ad un circuito sequenziale, è possibile costruire una tabella,

detta tabella di stato, che metta in relazione ingressi, uscite e stato.

Ogni tabella di stato è formata da quattro sezioni: nella sezione stato presente sono elencati tutti i possibili

stati, nella sezione ingressi sono riportati i valori degli ingressi per ogni possibile stato presente, nella

sezione stato futuro sono elencati i valori dello stato futuro per ogni combinazione dei valori dello stato

presente e degli ingressi e nella sezione uscite sono elencato i valori delle uscite per ogni possibile

combinazione dei valori dello stato presente e degli ingressi.

I circuiti sequenziali (sincroni) si possono classificare in base alla relazione intercorrente tra uscite, ingressi e

stato.

Se le uscite dipendono sia dagli ingressi sia dallo stato allora il circuito si dirà di tipo Mealy.

Se le uscite dipendono soltanto dallo stato allora il circuito si dirà di tipo Moore.

Le informazioni delle tabelle possono essere rappresentate graficamente mediante diagrammi di stato.

Nel diagramma di stato ogni possibile valore dello stato interno è rappresentato da un cerchio.

Nei circuiti di tipo Mealy le uscite dipendono sia dallo stato che dagli ingressi. Di conseguenza occorrerà

specificare il loro valore sulle frecce.

Nei circuiti di tipo Moore le uscite dipendono solo dallo stato pertanto basterà specificare solo il valore

sugli stati.

ORGANIZZAZIONE DEI SISTEMI DI CALCOLO

PROCESSORI

La CPU (Central Processing Unit) è il “cervello“ del calcolo e la sua funzione è quella di eseguire i programmi

contenuti nella memoria principale prelevando le loro istruzioni, esaminandole ed eseguendole una dopo

l’altra. I componenti sono connessi fra loro mediane un bus, cioè un insieme di cavi paralleli sui