Appunti di Fondamenti di Elettronica - Circuiti Integrati

Appunti di fondamenti di elettronica - Parte terza: Circuiti integrati

Corso L.T. Ingegneria Informatica, Prof. Zanoni, UniPD, 2° semestre A.A. 2017/2018

Circuiti integrati analogici e digitali

Lezione 27: Il progetto dei circuiti integrati

La cella di guadagno elementare. Generatori di corrente a transistor MOS. Amplificatori a source comune con generatore di corrente di carico. Effetto della resistenza di uscita del generatore di corrente di carico. Specchi di corrente (C6 SedraSmith pp. 469-482 e parti selezionate da pp. 502-522).

Lezione 28: Amplificatore differenziale MOS

(C7 SedraSmith pp. 560-583 e pp. 601-603)

Lezione 29: Circuiti logici digitali CMOS

Inverter CMOS (Capitolo 14 SedraSmith pp. 1164-1192).

Lezione 30: Porte logiche CMOS

Caratteristiche statiche e dinamiche dell’inverter CMOS (Capitolo 14 SedraSmith pp. 1193-1213).

Lezione 31-32: Circuiti con porte logiche CMOS

• Porte logiche NOR e NAND (Capitolo 14 SedraSmith pp. 1214-1219).
• Porte logiche complesse (Capitolo 14 SedraSmith pp. 1219-1224).
• Scaling e legge di Moore (Capitolo 14 SedraSmith pp. 1225-1238).

Lezione 33: Circuiti di memoria CMOS

Flip-flop. (Capitolo 16 SedraSmith pp. 1305-1315).

Lezione 34-35: Circuiti di memoria CMOS

Architettura di una memoria a matrice di celle. Cella di memoria statica. Cella di memoria dinamica. Sense amplifier e decodificatori. Memorie programmabili EPROM, flash (Capitolo 16 SedraSmith pp. 1305-1315).

Lezione 36: Gate array circuiti logici programmabili

FPGA.

Circuiti integrati analogici e digitali

Per ragioni principalmente di spazio e costo:

• Vanno evitati resistori, pertanto non si può polarizzare usando il metodo visto per i circuiti discreti; è preferibile polarizzare con transistor in saturazione come sorgenti di corrente.
• Non si possono usare grossi condensatori; tutti gli amplificatori IC sono direct coupled.
• Per evitare breakdown dell'ossido, V_DD ≈ 1 V e V_OV ≈ 0.1 V.

Circuiti analogici

Generatore di corrente MOS

Per polarizzare negli IC si deve utilizzare sorgenti di corrente costanti: la figura a fianco è un generatore di corrente MOS. Il transistor Q₁ ha drain e gate in corto, pertanto opera sempre in saturazione con:

I_D1 = I_REF = (K'W/L)(V_GS - V_TH)²

Inoltre, siccome I_G = 0, I_D1 = I_O. Vale una considerazione simile per I_D2, che è la corrente di output:

I_D2 = (K'W/L)₂(V_GS - V_TH)²

Pertanto si osserva (W/L)₁ = (W/L)₂. Nel caso in cui i transistor siano completamente identici, I_O = I_REF: si dice specchio di corrente. Abbiamo però supposto che Q fosse in saturazione: necessariamente V_DS ≥ V_GS - V_TH. In altre parole, il generatore di corrente funziona come descritto con un V_ON ≈ 0.1 V. Nota bene che abbiamo ignorato la modulazione in lunghezza, ma questa ha un effetto significativo; poniamo i due Q₁, Q₂ identici. Si avrà che I_D2 (I_O) uguaglia I_D1 (I_REF) al valore di V_O che fa operare entrambi i transistor alla stessa V_DS – cioè a V_GS = V_O.

Aumentando V_O oltre questo valore, I_O aumenta secondo la resistenza incrementale r_O di Q₂ come nel grafico a fianco. Siccome Q₂ opera a un V_GS costante, il grafico combacia con la caratteristica I-v_DS di Q₂ per v_GS pari a quel particolare. Il generatore di corrente MOS (e lo specchio) hanno una resistenza di output finita R_O: R_O = V_O/I_O = 2(V_GS - V_TH)/I_D2

Infine si nota che si può riscrivere I_O come:

I_O = (K'W/L)(V_GS - V_TH)²(1 + λV_O)

Specchio di corrente a piccolo segnale

Gli specchi di corrente oltre che per la polarizzazione sono anche utilizzati come amplificatori di corrente; è dunque utile derivare i parametri R_in, A_i e R_o a piccolo segnale.

Prendiamo lo specchio di corrente MOS a destra, polarizzato da I_D1 e alimentato da una corrente a piccolo segnale i. Si assume che la tensione sul drain di Q₂ sia tale da operarlo in polarizzazione.

Rimpiazzando Q₁ e Q₂ con i relativi circuiti a piccolo segnale si ha:

Si osserva innanzitutto che la sorgente pilotata di corrente g_m1v_gs appare attraverso la sua tensione di controllo e dunque può essere rimpiazzata dalla sua resistenza 1/g_m1 come indicato sotto.

Per questo circuito si può osservare facilmente, R_in ≈ 1/g_m1,

A_i ≈ (W/L)₂/(W/L)₁

R_o ≈ r_o2 || r_o1.

Lo specchio di corrente è dunque un buon amplificatore di corrente: ha resistenza di ingresso relativamente bassa, resistenza di uscita piuttosto alta e guadagno determinato dai due W/L.

Cella di guadagno elementare

La cella di guadagno elementare in un amplificatore IC è un transistor common source con generatore di corrente di carico, come a destra. Questi circuiti sono simili a quelli visti negli amplificatori discreti, tranne che la resistenza R_D è rimpiazzata da un generatore di corrente costante a causa delle considerazioni fatte sull’utilizzo di resistori in IC.

Prima di vedere l’equivalente a piccolo segnale, parliamo brevemente della polarizzazione in continua della cella; naturalmente Q₁ è polarizzato a I_D = I, ma la tensione al gate v_GS è determinata normalmente dal resto del circuito in cui viene utilizzato feedback negativo per determinare il valore di v_GS e v_DS.

Nel frattempo supponiamo che il MOSFET sia polarizzato per funzionare in saturazione.

Svolgiamo l’analisi a piccolo segnale sull’equivalente circuito a destra: siccome I è ideale, è rappresentato come resistenza infinita e l’amplificatore CS opera a circuito aperto. L’unica resistenza è quella del transistor stesso (r_o), dunque il guadagno in tensione è il massimo possibile per un amplificatore common source. Dal circuito si ottiene:

A_v = -g_mr_o.

Osserviamo che A_v è appunto il massimo guadagno possibile in un amplificatore CS; A_v è pertanto detto guadagno intrinseco. g_m e r_o si potevano esprimere come:

g_m = 2I/|V_OV|,

r_o = 1/λI.

Pertanto posso dunque incrementare A_v con un MOSFET lungo e V_OV basso, a prezzo es. di minor banda.

Effetto della resistenza di uscita del generatore di corrente di carico

Il generatore di corrente di carico può essere implementato con un PMOS polarizzato in saturazione per produrre la corrente I richiesta, come mostrato a destra. Possiamo modellizzare Q₂ con l’equivalente a largo segnale mostrato sotto, dove:

g_m2 = 2I/|V_OV|.

Pertanto il generatore di carico non ha più resistenza di uscita infinita e questa resistenza appare in parallelo a r_o1 come mostrato nel modello complessivo a piccolo segnale:

Come intuibile questo riduce il guadagno:

A_v = -g_m1(r_o1 || r_o2).

La riduzione può essere piuttosto sostanziale: se i due V_OV sono uguali (ricordare com’è definito r_o), dato che la corrente è la stessa, le due resistenze sono uguali e il guadagno risulta dimezzato.

Concludiamo considerando brevemente com’è possibile aumentare il guadagno della cella elementare: bisognerebbe aumentare la resistenza di uscita lasciando la corrente invariata. Serve un buffer di corrente – il "cugino" del buffer di tensione (l’inseguitore di source), che passava la tensione riducendo la resistenza di uscita. Si utilizza un amplificatore common gate, che ha guadagno di corrente unitario.

Amplificatore differenziale MOS

L’amplificatore differenziale è il "mattoncino" più utilizzato nel design di IC analogici. Per esempio, l’input di ogni opamp è un amp diff. Ci sono due ragioni per cui è adatto alla produzione di IC:

• La performance dell’amp diff dipende dal matching (effettuabile con precisione su IC)
• Gli amp diff usano più componenti di circuiti single ended (IC è low cost)

Perché usare specificamente un amp diff rispetto a un amp single ended?

• Sono meno sensibili a rumore e interferenze
• Permettono di polarizzare e accoppiare diversi stage senza capacitori

A destra abbiamo la configurazione base di un amp diff MOS, che consiste di due transistor identici (matching), con i source in corto e polarizzati dalla sorgente di corrente I (per il momento la consideriamo ideale). Anche se il diagramma mostra i drain connessi a V_DD tramite R_D, solitamente il carico è come vedremo attivo (per ora basta che Q₁ e Q₂ siano in saturazione).

Modo comune

Vediamo innanzitutto cosa succede quando V₁ = V₂. V_CM è naturalmente detta tensione di modo comune.

Siccome i due transistor sono identici, la corrente si divide equamente (I_D1 = I_D2 = I/2), e la tensione al source è V_S = V_CM - V_GS dove V_GS è la tensione gate-source corrispondente a un I_D = I/2. Ignorando la modulazione in lunghezza del canale, la relazione tra i due è:

I_D = (K'W/L)((V_GS - V_TH)₁)² = (K'W/L)((V_GS - V_TH)₂)²

Oppure in termini di V_OV = V_GS − V_TH,

V_OV = V_GS − V_T.

La tensione a ciascuno dei due drain sarà V_D1 = V_D2 = V_DD - I_DR ovvero la differenza di potenziale tra i due terminali è zero. Variando il valore di V_CM, finché i due transistor rimangono in saturazione la corrente continua a dividersi equamente e la ddp rimane zero – pertanto l’amp diff MOS presenta reiezione di modo comune.

Un'importante specifica di un amp diff è il range di modo comune in input possibile: infatti osserviamo che ci sono dei limiti ai valori che V_CM può assumere perché l’amp diff funzioni. Al limite superiore osserviamo che oltre un certo valore di V_GS i transistor non sono più in saturazione. Il limite inferiore è dovuto invece alla necessità che una certa ddp ai capi di I esista in modo che operi appropriatamente; chiamiamo V questo valore e si osserva (ric. V_CS = V_GS + V_OV)

I_D = (K'W/L)((V_OV)²) = (K'W/L)((V_GS - V_TH)²)

Input differenziale

Operiamo ora il circuito con un input differenziale: ovvero come in figura si mette a terra il gate di Q₂ e si applica un v_id a Q₁:

I_D1 = V_id/2

se v_id è positivo, v_GS1 > v_GS2 e dunque i_D1 > i_D2 e l’output differenziale v_D1 − v_D2 è positivo, altrimenti opposto.

Dunque l’amp diff reagisce a un input differenziale con un segnale differenziale corrispondente tra i due drain.

Range di operazione differenziale

Osserviamo ora per che valori tutta la corrente scorre in uno dei due transistor; questi saranno i limiti del segnale differenziale di input. Il limite superiore è il caso in cui tutta la corrente scorre in Q₁: v_GS1 raggiunge il valore che corrisponde a i_D1 = I, e v_GS2 si riduce alla tensione di soglia V_T, dunque il gate è a terra.

Traduciamo:

V_GS1 = V_id