Appunti di Architettura dei Sistemi Integrati - ASI

Accenni al VLSI e alla legge di Moore

Sviluppo dei processi tecnologici

La legge esponenziale lega il numero di transistor su una fetta di silicio. Per realizzare ASICs, si sfruttano componenti discreti o componenti off the shelf. Il costo di un sistema integrato dipende dalla quantità prodotta (costi ricorrenti) e inoltre ci sono i costi manifatturieri. A questi vanno aggiunti i costi delle maschere, che rientrano nella sotto sezione dei costi non ricorrenti.

C_T = C_v/N + C_i, dove N è il volume di produzione, C_v sono i costi variabili legati alla produzione dello stesso chip su un wafer di silicio, C_f sono i costi fissi e C_T è il costo totale. Tuttavia, C_v = C_package + C_test + C_processo.

C_processo = C_wafer/(m_cy_w), dove m_c è il numero di chip presenti sul wafer, mentre y_w è la resa legata alla presenza di difetti che si manifestano durante la fase di produzione. m_c = A_w/A_c, con A_c come area del chip. y_w = e^-AD, dove D è il numero di difetti per cm² (0,3-1,0 cm²).

C_processo = C_wafer(A_cA_w). Il costo di processo dipende dall'area del chip.

Lezione 1

Accenni al VLSI, alla legge di Moore e allo sviluppo delle tecnologie di processo. La legge esponenziale lega il numero di transistor su una fetta di silicio. Per realizzare ASIC, si sfruttano componenti discreti o componenti off the shelf. Il costo di un sistema integrato dipende dalla quantità prodotta (costi ricorrenti) e ci sono anche costi non ricorrenti. A questi vanno aggiunti i costi delle maschere, che rientrano nella sotto sezione dei costi non ricorrenti.

C_T = C_V + C_F, con N come volume di produzione legato alla produzione dello stesso chip su un wafer di silicio, e costi variabili. C_V = package, C_F = costi fissi, C_T = costo totale progettazioni e maschere. Tuttavia, C_V = C_package + C_test + C_processo.

C_processo = C_wv/(m_C ⋅ y_w), dove m_C è il numero di chip presenti sul wafer mentre y_w è la resa legata alla presenza di difetti che si manifestano durante la fase di produzione. A_w A = area del chip, y_w = e^-A⋅D, dove D è il numero di difetti per cm² (0,3 ÷ 1,0 cm²).

C_processo = C_wv/_(mC⋅yw). Il costo di processo dipende dall'area del chip. Il costo totale è quindi dato da: C_r = C_f + C_package + C_test + C_advance.

La scelta di componenti integrati o distribuiti dipende prima di tutto da questi costi. Le maschere definiscono l'insieme delle strutture che, una volta trasferite nel wafer di silicio, formano sui cristalli i vari elementi dei dispositivi elettronici e le interconnessioni. Affinché il circuito sia completamente funzionante, è necessario che l'insieme di queste strutture sia conforme a una serie di regole (note come regole di layout) e vincoli in termini di dimensioni e distanze reciproche.

Il package costituisce l'interfaccia tra il circuito implementato nel chip in silicio e il mondo esterno, influenzando in modo determinante le prestazioni, l'affidabilità, il tempo di vita e il costo del circuito integrato. C_package

Il costo fisso è indipendente dal volume di produzione, ma dipende dal numero di prodotti venduti. Una componente molto importante del costo fisso è lo sforzo nel tempo e la mano d'opera necessaria per produrre il prodotto. Il costo di progettazione è fortemente influenzato dalla complessità del design, dall'aggressività delle specifiche e dalla produttività del progettista.

L'ASIC è un circuito integrato creato appositamente per risolvere un'applicazione di calcolo ben precisa. Hanno lo svantaggio di avere un costo elevato limitandone l'uso. Produzione di altri volumi di mercato. Su scale più limitate vengono preferite tecnologie riprogrammabili come le FPG...

Lezione 2

Sono possibili tre tecniche di implementazione:

1. FPGA
2. ASIC "strutturati"
3. ASIC custom

La prima è un circuito già realizzato che può essere programmato nei blocchi.