Appunti esame Elettronica

Formattazione del testo

A.D BA00 +a.B BAo +BA. A100 B+na7.B BI + (B)ilA (B) minterminecomparese con uno 0- éil A(B)mintermineA 1-(B)se compare uncon é prodotti:l'uscita li OR diprendo in1in sommamettovalori ecuii éAB2 AB+= FUNZIONE LOSICACOSTRUIRE INUNA PRODUCS SUM.OFtutti terminidiMAXTERMiNi:Somma itermineA I maxB +B00 B1Aa0 +10+BBIa 71 + ilA (B) Aminterminecompare (B)se con uno 0- é(BLil mintermineA 1-(B)se compare uncon e AND]-produtol'uscitaprendo di1einvalori eicui in somme:mettoi é2 B).(A(A B)+ +=ASSIMI BOOLEANi VARIABILASSiOMi PiùBOOLEANi Di logici:di circuitiCOSTRUZIONEDiMAPPA KARNAUGH:costruzione2) scrivo mintern.i2) costruisco le mappaHammingRicorda:distanta did Hammingdiesserci distanzadevenumeri pariThe una aquesti 1⑪ cerchisi incomprendere indevono attocerchiano sia che3) gei i: sia ovvero:checasellebasso dinumeroun potenta diuna 2,1 caselle.1,2, ...② Bisogna il possibilicreare cerchi grande+8 bordi:I 188cerchi comprenderepossono i es.

1eScrivo formatrova?. lesolo che veralettere compaiono solosi o in4) negatain formasoloo -e compaiono solo comparenegati;In i sia negato:onecaso: veroquestoA.BI =MUGIPLEXER (Mux): SEO YSe Do-> - =Sé y1Se Da= FlogaN"di bit.deveNel KSMuxcaso avere1,un N: =RAPPRESENTAZIONEMULTIPLEXER CON FARNAUGHDECODERIn Nput: INOUTPUT:SEQUENZALELOGICA (REGISTRiLELEMENT DIBASE STATO:CIRCUITO BISTABILE1)2) LATCHSET-RESETD LATCH3) FUP-FLOPD4) BISTABILECIRCUITO1 ingresso2 uscite, nessunVo a instabilitàA 2· o obiettivo:intrappolarel'informazioneVi·possibili:casi2 B= ingressi·a seiProblema: per0: 1,a 0 mancano= = controllare lo stato0,a·Q 1l: a= ==SET/RESET2 LATCH FBC (NOR = 1.l'uscitaS SET:Forta a=R l'uscitaRESET:forza 0.a= perchéilproblema: escluso 1S Rva caso ==- impossibileviene a fisicamentea 0 che è==simbolo:3 D LATCH ingressi:Due puoe'uscitaQUANDO·CLK:controllecambiare didato):ingressoD) controlla Quale·

= l'uscita

simbolo: assumerà valore Q:

Due uscite:

PositiveFunzionamento (NEGATIVE ATCH)

LATCH DL(CLKSe QQCLK 1: TRASPARENTE 0D- -= -== = prec)mantiene (CCK-Se ilCKK valore precedente

0: a1a valore-= =ESEMPIO:positive NEGATIVE(ATCH LATCHtrasparenteCCKCIK trasparente1 0== il valore

4:wonmo sofreccia nonuna precedente di DTSLK TCLK aa aAN & &1.Il.Da D A7 7I#CLK 1:=Da CLK 0= =DaCLK 0 == CLK 1:Q Aprev == Q Aprev=FLP-FLOPD4 puòingressi: elmscitaDue indica cambiareDIATCH, CIKnel quandocomel'ingresso di dato.De èSIMDORO: salitaIl diflip-flopD delsul frontecampionaD CLK:(4):Se Qanda 0 Dpassaci- =-Altrimenti mantiene il precedentea valore↳ fronti CIK.salitasignifica a suiQuesto disolo dicambiache presenti ((a)sono due latches:Master emaniera((2) funzionano inSlave checomplementare.ha Nai2z Q- -Funzionamento:inizialestato dato dal Testo⑤ funziona nell'istantepositive quindiNa Dlatch,daLaCCK 0: . =- = CCK 1.in 0-cui preadenteistanti mantiene il

valoremantienease 0:- = Flip-FloPcambiaQuello rispetto cheche controllatonormaleal vaé-> di di CLK.anche statolo EN, non quellosoloEsempio:((k 1=TSLK aIIIIIIIN N&a VDa 7-11! I !I 11 aIb) FUP-FLOP RESET4. CONSimbolo ingressi: RTre CCK, D,Funzionamento:CCK 1:= RSe Oa forzato1: a- = normaliSise DR glip-gropcomecomportano0:- =Tipi di2 Resetable Flip-Flop:SINCRONO: cancellaSi fronte delsolo CIKsul1 quando& D 0RSTcampiona- =NOTO: A·A Resetcampiona considerando D.si = M valori dibastaper a Acampionare guardare· isalitadi delfronti copiareisui cik eASINCRONO:2 Rimmediatamente,Si appenacancelle 1=QD QD c'éSe RSTN attivoè bassoRSTCLK Reset IRESET ANUO AUTO e: 1RST QSe 0->= =condiz "reset "oRESET ANUO AUTO e perRST reset:Se Q1 1condit -> ="nreset = -> ASINCIONORESET BASSO:ATIVO SeRST Q 00 e= =condiz. reset "OllRESET ANVO BASSO 1RST 0Sereset"11: a+Condit = =Esempi. T A N N& Illa:IIII N

7t·IIIIIIIIImono/IIIIIII/ore,aSiNCRONISEQUENTIALcircuiti operationiOutIN contienecombinatoria:logica le daI- esequire operation;diRegistri sincronittanostato: le2) (finite machine (FSM statePIPEUNES2)1) FSM ingressièfuturo dallo daglideterminato stato correnteLo stato estati finiti:macchinetipi di2 a correnteMoore uscite dalloFSM:le statodipendono solo- statdiRegistro dagliMealy dipendonoFSM:le sia dallo correnteuscite stato sia- ingressiMooreNoi FSM:vedremo ledi progettazioneprocedura FSM Es.STATI:1) DAGRAMMA DEGLICerchi: del Sistemarappresentano statounoetichettate ogniuscite statosono⑧ Le inI statile transizioni del sistemadegliArchi:rappresentano8 ERESET1 So so-0d 0100-=I sa10 =TRANSIZIONI2)TABEUA DEUODEUE STATO Encode:NextCurrent state StateInputsS SiI c′èDove3sO: 00 èRESETSOSO 54A Or 00:sSO 51051 b 32S1 SOSOS2 e -8352 IS I 59CONFICHETABELLACON3) Sa′I SoISa So iD0 0018 0 0880 1↑d 11D1 l 0Il 0l1 01EQUAZONI BOOLEANE FUTUROSTATO4)

LOPERcon Karnaugh (SqSa So 1011I 00 on⑪ 000↳ siI·⑧ 0 "=5aSol Sa5oESa 00 88+ .So 08Sa o1So lI I o10e1I 00 on lD0S 0-1=Jn5oESo SE+TABELA USCITEDEUE5) reSo OUTPUTS1So W00 1 0is 0D ⑪aEQuaziune6) BOOLEANA USCITEDEUEcon Sup)Sa. So0 = CIRCUITODSEGNAREIL7) I->I so]D-O Soe aI ⑧D⑧·) CLK]D D Q SI· CLKREGISTRI OUTPUTNPUTI STATENEXTSTATIC ANALYSiSTIMING (quindiil datoSENP (inputTiME: stabileesseretempo deve. per cuiprima deldelcambiare) clocknon fronte setup-TIME: il dato (input dopostabi