Concetti Chiave
- CISC methods involve a complex instruction set with multiple cycles per instruction, providing powerful computing capabilities.
- RISC architecture focuses on executing instructions in fewer cycles, often leading to faster systems by minimizing instruction interpretation.
- RISC design principles include executing all ISA level instructions via hardware with a wired control unit for faster execution without interpretation.
- To maximize speed, RISC utilizes pipelining and parallelism, measuring efficiency in MIPS (Millions of Instructions Per Second).
- RISC benefits from a large number of registers, reducing memory access times and optimizing overall performance.
RISC vs CISC
La velocità di esecuzione di un’istruzione determina più o meno la velocità della CPU, oggetto di discussioni di due correnti di pensiero:
- CISC (Complex Instruction Set): il set di un calcolatore deve contenere più istruzioni possibili, anche se ognuna può richiedere diversi cicli di data path, poiché permette di avere macchine più potenti
- RISC (Reduced Instruction Set): ogni istruzione dell’Instruction Set deve essere eseguita in un solo ciclo o pochi di data path, anche se servono più istruzioni per ottenere lo stesso risultato CISC, ma il sistema sarà più veloce poiché non serve interpretare le istruzioni
Le macchine CISC venivano usate negli anni 70 e 80, ora si è indirizzati verso macchine RISC, ma la superiorità di una o l’altra soluzione può cambiare nel tempo.
Principi di progettazione risc
- tutte le istruzioni di livello ISA sono eseguita da hardware: l’unità di controllo nella CPU è cablata (circuito sequenziale) e non micro programmata (istruzioni composte da più micro-istruzioni), la velocità poiché non c’è il livello di interpretazione
- ottimizzare velocità con cui le istruzioni sono mandate al primo stadio di esecuzione, determinato dal numero di istruzioni iniziate per secondo (MIPS: Milions of Instruction Per Second), oggi si usa il pipelining e il parallelismo
- le istruzioni devono essere decodificabili facilmente, la velocità dipende anche dal tempo impiegato per identificare le risorse necessarie, questo processo può velocizzarsi se si usa struttura regolare e lunghezza fissa
- le istruzioni Load e Store dovrebbero contenere indirizzi di memoria, così le altre istruzioni usano operandi contenuti nei registri, evitando tempi morti a causa di ritardi nella lettura dei dati nella memoria
- avere molti registri, per ridurre i tempi di accesso alla memoria
Accedi a tutti gli appunti
Tutor AI: studia meglio e in meno tempo
