Riassunto esame Architettura degli elaboratori, Prof. Silvestri Francesco, libro consigliato Computer organization and architecture designing for performance. Pearson education, 2016, Stallings, William

Rappresentazione numeri interi

Da base 10 a base "b":

P. intera: divido per "b" e prendo il resto partendo da sotto.

P. decimale: moltiplico per "b" e prendo i. intera da sopra.

Da binario a ottale/esadecimale: ogni cifra diventa terna/quaterna binaria.

Da binario e ottale/esadecimale: raggruppamento in terne/quaterne.

Da qualsiasi a decimale: uso definizione mod. posizionale.

Ampiezza e segno

2 rapp. zero.

Discont. unità tra 0 e 0.

Riduce # di interi rappresentabili.

Eccesso P

Eccesso P: x = x + P.

Unica rapp. zero.

Disimmetria (3-0-2-1)-1 0 1 0, offset sbagliato.

Complemento a 1

Complemento a 1: se negativo nego il positivo → 2 rapp. zero.

Complemento a 2

Complemento a 2: se negativo nego da cifra successiva al 1° 1.

Una sola rapp. dello zero.

Bit più significativo indica il segno.

Struttura ciclica (aggiungo 1 al max ottengo il min).

Overflow: avviene se c'è riporto su errore solo di ultimi 2 bit.

Rappresentazione frazionari

Fixed Point: R = I.F, il numero di decimali è fisso.

Rappresento R' più vicino a R per troncamento/arrotondamento.

Err. assoluto = |R' - R| < (1/2)^N_F+1 con arrotondamento.

< (1/2)^N_F con troncamento.

Err. relativo = Err. ass. / |R| < 1 / |R| 2^N_F.

Significativo per numeri molto piccoli.

Rappresentazione numeri interi

Da base 10 a base "b":

Da ottale/esadecimale a binario: ogni cifra diventa terna/quaterna binaria.

Da binario e ottale/esadecimale: raggruppamento in terne/quaterne.

Da qualsiasi a decimale: uso definizione m.d.p. posizionale.

• Ampiezza e segno. Derivata da → 0 e 0. Riduce # di interi rappresentabili.
• Eccesso pi: x = x + f. Unica rapp. zero. +10 → 1, offset sbagliato.
• Complemento a 1: se negativo nego il positivo → 2 rapp. zero.
• Complemento a 2: se negativo nego da cifra successiva al 1° 1. Una sola rapp. dello zero. Bit più significativo indica il segno. Struttura ciclica (aggiungo 1 al max ottengo il min).

Overflow: avviene se c'è riporto su uno solo di ultimi 2 bit.

Rappresentazione frazionari

• Fixed Point: R = I.F, il numero di decimali è fisso. Rappresento R' più vicino a R. Err. assoluto = |R'-R|. Err. relativo = Error.ass./ |R|.

Floating Point

• 1 Segno.
• 8 x Exp.
• 23 x Mantissa.

IEEE 754

R = M . 2^E.

E → eccesso 127.

-1 ≤ m < 1.

0 ≤ m = 0.

E = tutto 0.

NaN e ±∞ m ≠ 0.

E = tutto 1.

Err. assoluto ≤ d / 2 con arrotondamento.

< d con troncamento.

Err. relativo = Err. ass. / R < 1 / 2²⁴.

M (1 < M ≤ 2).

Rappresentazione caratteri

ASCII: 7 bit → 2⁷ = 128 simboli; trasmesso in un byte.

ASCII esteso → 2⁸ = 256.

ISO: ASCII esteso per ogni regione, 8 bit, 26 tabelle: problema compatibilità.

UNICODE: UTF-32, 32 bit = 2³² = 4 MLD simboli.

Reti logiche

I valori logici sono 2: 1 vero alto 5V oppure 0 falso basso 0V.

Porta logica

Porta logica: dispositivo con N ingressi ed 1 uscita che realizza un legame tra il valore all'uscita e quelli dell'ingresso esprimibile con funzione logica.

1 ingresso produce OUT opposto a IN.

• AND OUT 1 ⟷ tutti W = 1.
• OR OUT 1 ⟷ almeno un W = 1.
• NAND OUT 0 ⟷ tutti W = 1.
• NOR OUT 0 ⟷ almeno un W = 1.

Equivalenze tra p. logiche

• Nor = OR + NOT.
• Nand = AND + NOT.

Ogni funzione logica può essere ottenuta usando solo AND e NOT oppure OR e NOT.

XOR (OR esclusivo)

XOR (OR esclusivo).

OUT 1 ⟷ gli ingressi sono diversi.

Registro da 1 bit

Registro da 1 bit: dispositivo in grado di memorizzare un valore logico.

X viene memorizzato.

1, X rimane così.

BUS

BUS: collegamento elettrico tra parte diverse di un elaboratore che consente il trasferimento di informazioni. È composto da uno o più linee e ciascuna trasferisce un bit.

Reti logiche combinatorie

Rete logica combinatoria: rete logica nella quale i valori presenti alle uscite sono determinati unicamente dai valori presenti agli ingressi nel medesimo istante.