Architetture e reti di calcolatori-l8-2023-mercatorum

MEMORIA CALCOLATO AGGIUNGENDO AL CONTENUTO DEL REGISTRO BASE3 DI INDIRIZZO $T0 IL VALORE DELL'OFFSET 8 È ESEGUITA DALLA:

Istruzione lw $s3, 8 ($t0)

Istruzione sw $t0, 8 ($s3)

Istruzione sw $s3, 8 ($t0)

Istruzione lw $t0, 8 ($s3)

RICORDANDO CHE IL CARATTERE A HA CODICE ASCII DECIMALE 65, LE ISTRUZIONI IN LINGUAGGIO C SONO TRADOTTE:

Dalle istruzioni Assembly MIPS:

1. RICORDANDO CHE IL CARATTERE A HA CODICE ASCII DECIMALE 65, LE ISTRUZIONI IN LINGUAGGIO C SONO TRADOTTE:

2. Dalle istruzioni Assembly MIPS:

3. Dalle istruzioni Assembly MIPS:

4. L'OPERAZIONE EFFETTUATA DALL'ESECUZIONE DELL'ISTRUZIONE LHU $T0,30($S1) È:

5. Leggere la sequenza di 16 bit contenuti in due locazioni successive di Memoria e scriverla nei 16 bit meno significativi del registro $t0 di 32 bit, ponendo a 0 il valore dei rimanenti bit

1. Scrivere la sequenza di 16 bit in due locazioni successive di Memoria dopo averla letta nei 16 bit meno significativi del registro

$t02 Leggere la sequenza di 8 bit contenuti in una locazione di Memoria e scriverla negli 8 bit meno significativi del registro $t0 di 32 bit, con estensione del segno a 32 bit

L'OPERAZIONE EFFETTUATA DALL'ESECUZIONE DELL'ISTRUZIONE LHU $T0,30($S1) è:

Scrivere la sequenza di 8 bit in una locazione di Memoria dopo averla letta negli 8 bit meno significativi del registro $t0

LA TRADUZIONE IN ASSEMBLY MIPS DELL'ASSEGNAMENTO VAL = A[K] CON A[] ARRAY DI INTERI è DATA:

Dalle istruzioni Assembly MIPS:

Dalle istruzioni Assembly MIPS:

Dall'istruzione Assembly MIPS:

Dalle istruzioni Assembly MIPS:

L'ERRORE DI ARROTONDAMENTO è:

Minore del valore del peso associato alla cifra meno significativa della rappresentazione troncata

Maggiore del valore del peso associato alla cifra meno significativa della rappresentazione troncata

Uguale ad uno

L'ERRORE DI ARROTONDAMENTO è:

Minore di 0.001

IL CODICE OGGETTO DI UN PROGRAMMA CHE

UTILIZZA UNA LIBRERIA DEVE:

1. Essere passato al programma Loader per la traduzione in Linguaggio Macchina
2. Essere passato all'Assembler per la traduzione in Linguaggio Macchina
3. Essere passato al Compilatore per la traduzione in Assembly
4. Essere passato al programma Linker che effettua i collegamenti tra il codice oggetto del programma e il codice oggetto delle procedure che utilizza

LA SINTESI DI UNA RETE COMBINATORIA CHE CALCOLA LA FUNZIONE BOOLEANA IN FIGURA FORNISCE LA RETE COMBINATORIA EQUIVALENTE AND TO OR ASSOCIATA ALLA ESPRESSIONE BOOLEANA CANONICA SOMMA DI PRODOTTI:

1. in figura
2. in figura
3. in figura
4. in figura

PER SCEGLIERE UN VALORE TRA 16 DATI INPUT DISPONIBILI E INSTRADARLO SU UN SOLO TERMINALE OUTPUT SI UTILIZZA IL MODULO COMBINATORIO:

01234

LO SCHEMA IN FIGURA RAPPRESENTA LA STRUTTURAZIONE DI BASE DEL CIRCUITO CHE IMPLEMENTA:

1. L'Unità Aritmetico-Logica (ALU)
2. La Memoria del computer
3. Una Rete Combinatoria
4. Una Rete Sequenziale

NELLA PARTE DEL CIRCUITO

DELLA CPU MIPS INFIGURA I 4 BIT INVIATI ALL'ALU, CHE COSTITUISCONO I SEGNALI DI CONTROLLO AINVERT, BNEGATE, OPERATIONS1S0, SONO UTILIZZATI PER GESTIRE:

1. La scelta degli operandi dell'ALU
2. Le operazioni di accesso alla Memoria in lettura o scrittura
3. Le operazioni di accesso ai Registri del processore in lettura o scrittura
4. Le operazioni effettuate dall'ALU

NELLA PARTE DEL CIRCUITO DELLA CPU MIPS INFIGURA, QUANDO IL PRIMO LIVELLO DI DECODIFICA FORNISCE IL SEGNALE DI CONTROLLO ALUOP=10, IL SECONDO LIVELLO DI DECODIFICA FORNISCE I VALORI DEI 4 SEGNALI DI CONTROLLO DELL'ALU IN BASE AI QUALI L'ALU ESEGUE:

1. Il calcolo del valore del segnale Zero utilizzato per l'esecuzione dell'istruzione di salto condizionato
2. Una Addizione per calcolare l'indirizzo di accesso in Memoria nell'esecuzione di lw e sw, indipendentemente dal valore del campo funct
3. Una operazione stabilita in base al valore del campo funct Istruzione[5-0] per l'esecuzione delle...

1. Aritmetico-Logiche di Tipo R3 Una Sottrazione per verificare la condizione di uguaglianza tra i Registri nell'esecuzione dibeq, indipendentemente dal valore del campo funct4 NELLA REALIZZAZIONE DELLA CPU MIPS IN BASE ALL'APPROCCIO1 MULTICICLO L'UNITÀ DI CONTROLLO È IMPLEMENTATA MEDIANTE:
2. Una Rete Sequenziale che, per l'esecuzione di una istruzione, consente di tenere memoriamediante transizioni di stato della successione delle operazioni che avvengono in cicli di1 clock separati
3. Una Rete Combinatoria realizzata sulla base della successione dei valori dei segnali dicontrollo per l'esecuzione delle operazioni dell'istruzione nei relativi cicli di clock
4. La memorizzazione nei Registri del processore della successione dei valori dei segnali dicontrollo per l'esecuzione delle operazioni dell'istruzione nei relativi cicli di clock
5. Un decodificatore che fornisce i valori dei segnali di controllo per l'esecuzione

dell'istruzionenei relativi cicli di clock41 A PARTIRE DAL LATCH SR RIPORTATO IN FIGURA, IL CIRCUITO5 DEL FLIP/FLOP SR SI OTTIENE:Ponendo R = NOT(S)

11 A PARTIRE DAL LATCH SR RIPORTATO IN FIGURA, IL CIRCUITO5 DEL FLIP/FLOP SR SI OTTIENE:Ponendo S = NOT(R)

2 Introducendo il segnale clock posto in AND con ciascuno degli input S ed R

3 Eliminando la temporizzazione416 IL GRAFICO IN FIGURA RELATIVO AL PROCESSORE MIPSRAPPRESENTA:La parte del circuito della CPU coinvolta nell'aggiornamento del Program Counter

1 Il circuito di Lettura dei Registri del processore

2 La parte del circuito della CPU coinvolta nella fase di Prelievo (Fetch) dell'istruzione

3 Il circuito di Scrittura dei Registri del processore

4 UNA RETE DI CALCOLATORI È:17 L'insieme di servizi quali navigazione nel Word Wide Web, posta elettronica,videoconferenze, ecc., disponibili per tutti o per una parte selezionata di utenti

1 Un insieme di dispositivi Hardware collegati l'uno con l'altro da

Appositi canali di comunicazione, che mediante opportuni software permettono agli utenti lo scambio di informazioni e la condivisione di risorse e di servizi.

Un sistema software complesso che permette agli utenti lo scambio di informazioni e la condivisione di risorse e servizi.

Il WWW (Word Wide Web).

In una rete di calcolatori i sistemi periferici, detti anche host, sono:

1. Solo i computer e gli smartphone collegati in rete con l'esclusione di altre tipologie come sensori, elettrodomestici, smart TV, ecc.
2. Tutti i dispositivi collegati in rete con l'esclusione degli smartphone.
3. Solo gli smartphone collegati in rete.

In una rete di accesso a internet DSL lo splitter che si trova nell'abitazione dell'utente effettua:

1. Il collegamento diretto tra il sistema periferico e l'edge router.
2. La conversione del segnale analogico.

1. Costruite automaticamente dal computer da cui parte la trasmissione del pacchetto
2. Memorizzate in un server del provider
3. Memorizzate nel computer da cui parte la trasmissione del pacchetto

1. Costruite automaticamente dal router sulla base di protocolli di instradamento

• Il ritardo medio di accodamento tende all'infinito poiché la lunghezza della coda di pacchetti memorizzati nel buffer di output in attesa di essere inviati cresce continuamente
• Il ritardo medio di accodamento cresce linearmente poiché la lunghezza della coda di pacchetti memorizzati nel buffer di output in attesa di essere inviati