Calcolatori Elettronici T

Calcolatori Elettronici T

Corso di Fondamenti dell'hardware di un calcolatore

Scheda madre, CPU (esegue programma), schede aggiuntive

Istruzioni Set e Architettura di Instruction Set

Programmazione calcolatori

Calcolatori = senso generico (non solo computer)

Realizzare cose specifiche (Sistemi Embedded)

Calcolatori e Prosecuzione di Reti Logiche

Modello di Von Neumann

Ragioni tecnologiche: Business & Service

Diverse istruzioni

RISC

Quando progetto un elaboratore mi interessa come la CPU e all'esterno

Correlazione con dispositivi input/output

Modello di Von Neumann: modello di riferimento nato nel 1945

Progetto di Turing (Università Turing Machines)

Macchina digitale separata da naturale

Esecuzione Sequenziale

Pre-logica a binario

Calcolatori precedenti non avevano architettura generale

Programma memorizzato = programma eseguibile

L'hardware non è pensato per un unico scopo ma generico

Progettato l'hardware per risolvere comp compito

Oggetti logici

Calcolatori

Rete logica che può eseguire varie cose (generica puzzle) in base a programmi → per risolvere vari problemi

• Perché ci sono vari progetti? Varie situazioni?
• Come sono possibili cose informatizzate? Uso reso di un certo tipo di istruzioni → vari rete logica di un certo tipo esempio ISA, macro differenze set

Progetto (instructions)

• Linguaggio usi di alto livello progetto calcolatore (rete logica) che comprende quali istruzioni (diverse lingue)

Istruzioni differenti perché operazioni dedicate in modo diverso

Biforcazione per base al calcolatore dimensioni atomiche minime che pensi al lato fisico (registri)

... (i registri)

Questo modello ha tantissimi dispositivi sia general purpose sia più specifici (esempio centralina di una macchina)

• Perché rende general purpose per costi → aggiornarsi e software

Con lo stesso instruction set posso avere diverso hardware

1. CPU diverse in base a cosa devono ottimizzare la base ISA e stessa rete logica per molti casi

Scheda assiomatica dei moduli del calcolatore

1. Tre blocchi principali: memoria, CPU e sottosistema IO devono scambiarsi info tramite bus di sistema

CPU: unità dedita a eseguire istruzioni per sé si sincronizza che esegue programmi

Memoria principale contiene dati e programma ed esabora dati

CPU = traduttori logiche: ALU e registri interni

• Esegue calcoli → programma eseguito ed è in memoria
• Aritmetica e logica (parte grande della CPU → registri stessi) (istruzioni usi solo di lingua rete logica importante)

Info sulla registri soggette ad elaborazione ALU

• Unità di memorizzazione ALU registri hanno stessa grandezza ALU

(registri stessi di un ALU)

CON 46 BIT IL PIÙ GRANDE È 46 1 CIOE: 9FF VOCE F = ANDIAMO DA COCOHA FFFH

LA SUA CPU INTRODOTTA AVEVA SPAZIO INDIRIZZAMENTO DA 1MB CIOE 220 BYTE N=20 SUFFE

NUMERO DI INDIRIZZI DA MAX 220 DIMENSIONI ESSEE

60 80KB O 80 5GB PRIMO R: IBM A IBM MS-DOS

PIÙ MEMORIA INDIRIZZ DI CODICI (COCOH: FFFEH)

DOPO DEL 1993: LA FRANCHNU INDIRIZZA 46GB (MEMORIA TROPPO PICCOLA E 1GB VEDE MEMORIA)

ALZI E OTTO VUOCE 2222 OGRATTO A 0

DIMENSIONE SPAZIO INDIRIZZAMENTO È ESPLOSIONE CORSO DEGLI ANNI —> OGGI SIAMO A DIVERSI TERABYTE

FILIP NOLE NO SOLO CPU PUO FARCIE COSTRURE MEMORIE GRANDI DI COST 80 ARCHITETTURA

POI COCOUH VOCE MAX FATTORI CHE HAND DETTO I FENDERE

ALLOCCHIA MEMORIA E CPU ALLOCCHIA HOCCIA 222 E 1GB

TUTTI GIU ISA PRIMA PROGETTI SULLA

CGA ISA SOLO CAMBIATI —> PESANO ALLE PRESTAZIONI

INFLUENZE BASE CHE MEMORIA

TUTTI I GIU SCREEN MAD PC PC PCB

PCOE COS TUTTO PU PROGRAMMI CODICI

SPAZIO INDIRIZGO INPUT-OUTPUT —> PU ACCEDE A MEMORIA E DISPOSITIV

INPUT-OUTPUT —> PER ACC A MEMORIA USA INDIRIZZI SOLO SU CISC

CIS ISSA PIU

CHE PUO EMENTE INDIRIZZO A NON ACCE

STESSA COSA PER I/O NON PUO L'UMBATA E CIO ACHE PUODE LEGGERE TASTIERA DETTAGLI INDIRIZZO

PUO INTERFACCIA ITES CHIP DELLE INTERFACCI (LEGGE INDIRIZZO ISS)

C'È INTERFACCI TASTIERA W PROGETO INICIALNZA HA FATTO

INTERFACCIA COLLEGATA A BUS

10 HAPPY TI SISTEMA INDIRIZZA CPII

CPU PUO ACCEDERE A PORTE I/O

RIFERENZOANUONE CON INDIRIZZ REFERENZIAZIONE CON INDIRIZZI

I/O MEMORY MAPPED I/O PC ACCESO E I CIO CHANGI SOLO INDIRIZZO CHANGIA L’EINTE

UNO SPAZIO INDIRIZZ È USATO PES ACC A MEMORIA UN I/O

CURO PER l/O È N BASE ALL'APPARATEU A UN INDIRIZZO AD UNO OLTARCHO SPAZIO SI ACCEDE

I FAI ACCEDE MEMORIA E COCI I/O E 1 2 8O8 I

I/O ISOLATO PROGRAMMA DEVE GEGERE TUTTO BEUE DA DAVM

DA INIZIO DA INDIRIZZO SE INTEGRAZGO CON MEMORIA O I/O

ISTRUZIONE PER LEGGERE E CUM SCRI SCRUTCIAZ

ASE

SOPLE I-SS

LOAD (LEGGE DA ENTAREA REGISTRO)

LOAD R1, M[K] LOAD R1, M[K]

LOAD I/O R1; I/O [K]

LOAD I/O R1; I/O [K]

ISTRUZIONI DIVISE PER GEGERE E STRUZAFF SE PARLO CON MEMORIA

STORE H 1 (R1, K) ISTRUZIONI DI STRUKTUR A

ISTRUZIONI I SET PIÙ SEMPLICE, HA SPAZIO

ISTRUZIONI PRIT MEMORIA PER ACC I/O

MEMORIA PA ACC I/O

RISC TISSUU MEMORH MAPPED I/O

ARCHITETTURA RISC CISQ USANO QUELLI 80

CISC USANO I/O ISOLATO L'EFFICIENZA E CHERTE A KEMOOORIK

PO TOO È SOSTEG DA 1928 HA INCOME LAPO AD OCCURRERE ARCHITET0366 CEAR ARCH

X86 E^OUENO DA SPAZIO SI VEYA@

NO INCREMENTATA SPAZIO I/O HPA FAKISISSIMO MEMORIALI

4 PROGRAMMI SEMPRE PIÙ PIÙ OSSESSI; YATI M M

SPAZIO I/O E CREI I/O SONO PICCHI

INTEFLUTTRL MANTIEURE QUALITÀ (INCREASE DI DATI NUC-

NUOVOO COMPUTER HA INCREMENTO

CON IL CPU.

SISTFE BUS ?MPUR CPU, MEMORIE

ADOPANI CON HE DATE ACREECHE

OLEI PAWIROA DAI CON DI BUS

OLI SEGNAIS

COSITUITO DA 3 GRUPI DI SEGNALI: BUS DATI, BUS DEI SEGNALI DI CUONTROO

MASTER BUS DEGLI INDIRIZZI

DACQUCTR E VINITF MEMORIEH LOAD 23 32 CE SPAZIO 32+1 4