Reti logiche - esercizi

Corso di Reti logiche

Proff. De Carlini - Esposito - Fadini

Corso di laurea in Ingegneria informatica

A.A. 2005-2006

Esame del 13 giugno 2006

Allievo

Cognome: __________

Nome: __________

Matricola: ___ / ________

Collocazione:

Esercizio n.1

Si progetti un transcodificatore che riceva in ingresso una parola codice da 3 bit x₂x₁x₀ che rappresenta un numero intero tra 0 e 7 (codificato in aritmetica binaria), e produca in uscita una parola codice da 3 bit y₂y₁y₀ che rappresenti il numero intero successivo (codificato con la stessa aritmetica).

Si assuma che il valore successivo a 111 sia 000.

Determinare le espressioni minime in forma elementare di tipo P delle variabili booleane di uscita e disegnare il circuito con porte NAND relativo all'uscita y₂

Esercizio n.2

Si vuole progettare un riconoscitore di sequenza come macchina sincrona a sincronizzazione esterna.

La macchina riceve serialmente, attraverso l'ingresso a livelli x, una sequenza di bit, campionati in corrispondenza dei fronti di discesa del segnale di clock c, e produce in uscita un impulso in corrispondenza del riconoscimento di ogni sequenza del tipo 0xx0, dove il simbolo x è da intendere come un singolo valore booleano (in pratica, le sequenze da riconoscere sono 000, 0010, 0100, 0110).

• A) Disegnare e tabellare il diagramma degli stati operando, se necessario, le opportune minimizzazioni col metodo di Paull e Unger;
• B) Progettare la macchina sequenziale, assumendo l'impiego di flip-flop di tipo T

Esercizio n.3

• 1) Descrivere le caratteristiche fondamentali di un demultiplexer (in particolare il suo uso e le equazioni delle uscite);
• 2) Mostrare come un demultiplexer possa essere utilizzato come decodificatore binario
• 3) Mostrare come sia possibile ottenere un demultiplexer a 16 uscite utilizzando demultiplexer a 4 uscite.