Estratto del documento
Prova Microwind dell'8 febbraio 2008
Disegnare il layout di una porta NAND CMOS a 3 ingressi.
Applica n dei segnali di clock di periodo diverso per valutare l'uscita della porta in corrispondenza di tutte le combinazioni in ingresso.
NB. Tempo a disposizione 40 minuti.
Anteprima
Vedrai una selezione di 1 pagina su 1
1
su 1
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
Ingegneria industriale e dell'informazione
ING-INF/01 Elettronica
I contenuti di questa pagina costituiscono rielaborazioni personali del
Publisher Fra.M di informazioni
apprese con la frequenza delle lezioni
di Circuiti integrati digitali e studio autonomo di eventuali libri di riferimento in preparazione
dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale
dell'università Università degli studi di Napoli Federico II o del prof Spirito Paolo.
-
Circuiti Integrati Digitali - Esercizi
Premium Esercitazione -
Circuiti Integrati Digitali - Esercizi
Premium Esercitazione -
Elettronica digitale - Esercitazione
Premium Esercitazione -
Esercizi di Circuiti per l'elettronica
Premium Panieri
Recensioni
5/5
3 recensioni
5 stelle
4 stelle
3 stelle
2 stelle
1 stella
3
0
0
0
0
Andrew.2001
3 Aprile 2018
Mrstout
23 Agosto 2017
Mariane.rodriguez.712
19 Agosto 2016