Estratto del documento

Prova Microwind dell'8 febbraio 2008

Disegnare il layout di una porta NAND CMOS a 3 ingressi.

Applica n dei segnali di clock di periodo diverso per valutare l'uscita della porta in corrispondenza di tutte le combinazioni in ingresso.

NB. Tempo a disposizione 40 minuti.

Anteprima
Vedrai una selezione di 1 pagina su 1
Circuiti integrati digitali - esercizi Pag. 1
1 su 1
D/illustrazione/soddisfatti o rimborsati
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
SSD
Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Fra.M di informazioni apprese con la frequenza delle lezioni di Circuiti integrati digitali e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università degli studi di Napoli Federico II o del prof Spirito Paolo.
Appunti correlati Invia appunti e guadagna

Domande e risposte

Hai bisogno di aiuto?
Chiedi alla community