Prova Microwind dell'8 febbraio 2008
Disegnare il layout di una porta NAND CMOS a 3 ingressi.
Applica n dei segnali di clock di periodo diverso per valutare l'uscita della porta in corrispondenza di tutte le combinazioni in ingresso.
NB. Tempo a disposizione 40 minuti.
-
Circuiti Integrati Digitali - Esercizi
-
Circuiti Integrati Digitali - Esercizi
-
Elettronica digitale - Circuiti combinatori
-
Circuiti digitali