U à S N
niversit degli tudi di apoli
F ederico II
Dipartimento di Ingegneria Elettrica e delle
Tecnologie dell’Informazione
Classe delle Lauree Magistrali in Ingegneria Elettronica,
Classe n. LM-29
Corso di Laurea Magistrale in Ingegneria Elettronica
Tesi di Laurea
Progettazione e caratterizzazione di un circuito di
interfaccia per la codifica e decodifica DM
Relatore:
Ch.mo Prof. Guerriero Pierluigi Anno Accademico
2018/2019
A chi mi è stato vicino senza pretendere niente in cambio
A chi mi ha supportato senza che io lo chiedessi
Alla mia famiglia energia per la mia vita
Indice
Introduzione ........................................................................................................................... 6
1. Definizione delle specifiche di progetto ........................................................................... 6
1.1 Analisi delle specifiche ................................................................................................. 6
1.1.1 Requisiti per l’interfaccia ..................................................................................... 7
1.2 Codifica e decodifica .................................................................................................... 9
1.2.1 Codifica .................................................................................................................. 9
1.2.2 Decodifica ............................................................................................................ 10
2. Progettazione ................................................................................................................... 12
2.1 Progettazione dello schematico ................................................................................. 12
2.2 Progettazione della PCB ........................................................................................... 16
2.3 Generazione del segnale di input .............................................................................. 21
3. Test della scheda .............................................................................................................. 23
3.1 Configurazione di test ............................................................................................... 23
Conclusioni ........................................................................................................................... 32
Bibliografia .......................................................................................................................... 33
Sitografia .............................................................................................................................. 33
Introduzione
Introduzione
Il mio lavoro di tesi si è focalizzato sulla progettazione e sul test di un circuito. Il circuito in
esame fa parte di un sistema più complesso impiegato per la sicurezza e il controllo dei
treni: l'ETCS. L’ETCS (European Train Control System) è un sistema di gestione, controllo
e protezione del traffico ferroviario e relativo segnalamento a bordo, progettato allo scopo di
sostituire i molteplici sistemi di circolazione e sicurezza delle varie Ferrovie Europee.
Le principali componenti che costituiscono l’ETCS sono il LEU e la balise. La balise è un
dispositivo elettronico o transponder installato tra i binari di una tratta ferroviaria deputato
al trasferimento a bordo delle informazioni provenienti da un’unità elettronica lungo la linea
(Lineside Electronics Unit, LEU) che ha il compito, interfacciandosi direttamente con i
segnali o con gli impianti del segnalamento di cabina, di selezionare ed inviare le
informazioni, attraverso telegrammi, contenenti dati significativi per la corretta condotta del
treno.
La finalità del mio lavoro di tesi è stato quello di studiare le specifiche tecniche che deve
rispettare un’interfaccia balise/LEU e di progettare e testare una possibile soluzione
circuitale.
La mia attività di tesi si è focalizzata quindi su una fase progettuale, una fase
implementativa attraverso l’interfacciamento con l’azienda che ha di fatto realizzato il
circuito e infine una parte di test del circuito prodotto. A supporto del mio lavoro di tesi
sono stati utilizzati programmi come OrCAD PSpice per la progettazione e per la
simulazione del circuito e Altium per il layout della PCB del circuito.
1.Definizione specifiche di progetto
1. Definizione delle specifiche di progetto
La finalità di questo capitolo è quello di analizzare e definire tutte le specifiche da rispettare
per la realizzazione del progetto finale. Le specifiche utilizzate sono state reperite da
documenti tecnici citati alla fine della rassegna alla sezione bibliografia [1],[2].
1.1 Analisi delle specifiche
Le finalità di questo lavoro di tesi è stata quella di progettare un circuito di interfaccia,
prima di passare alla progettazione è stato fondamentale studiare le specifiche che il circuito
deve rispettare. Il circuito in esame è un circuito di interfaccia tra balise, dispositivo
elettronico o transponder installato tra i binari di una tratta ferroviaria, e LEU (Lineside
Electronics Unit) unità che trasmette i dati dinamici al treno.
Figura 1 Interfaccia di controllo della balise
Il LEU riceve messaggi dalla segnalazione o dall'interblocco lungo la strada. Questi
messaggi vengono convertiti in telegrammi Eurobalise e trasmessi attraverso l'interfaccia
verso la Balise, che trasmette i telegrammi Eurobalise all'apparecchiatura di bordo dei treni
di passaggio. In questo paragrafo si analizzeranno le specifiche da rispettare per cavi di
lunghezza fino a 500 m, lunghezze dei cavi più lunghe richiedono altri requisiti più rigorosi,
che non sono standardizzati.
In questo capitolo sono analizzate l'insieme di verifiche richieste per la certificazione di
conformità e idoneità all'uso per tutti i prodotti di trasmissione dati Eurobalise. La
denominazione "Eurobalise" può identificare solo quei prodotti commerciali che hanno 6
1.Definizione specifiche di progetto
ottenuto la certificazione di conformità, sulla base dei requisiti di prova delle specifiche
esposte, da un organismo ufficialmente riconosciuto.
1.1.1 Requisiti per l’interfaccia
Le caratteristiche elettriche del segnale all’interfaccia sono riepilogate nella Tabella 1 di
seguito (riferita all'uscita LEU).
Caratteristiche Valori nominali Range di tolleranza Note
> 14V 120 Ω
Livello del segnale V Carico resistivo da
2 !!
< 18V 120 Ω
Livello del segnale V Carico resistivo da
2 !!
Forma d'onda e DBPL
codifica dei bit 564.48 kbits/s ±200 ppm Media di oltre 1500 bit
Mean data rate consecutivi
< 60ns
jitter > 100ns 120 Ω
Tempi di salita e di Carico resistivo da
discesa > 6db 120 Ω
Perdita di ritorno Con riferimento a
(all'uscita LEU) Tabella 1 Caratteristiche elettriche all'interfaccia 7
1.Definizione specifiche di progetto
Anche il segnale in un carico resistivo da 120 Ω deve soddisfare i requisiti di Figura 2 e
Tabella 3 di seguito. Le aree ombreggiate costituiscono una maschera in cui il segnale non
deve entrare (considerando la velocità media effettiva e il livello effettivo del segnale V ).
2
Figura 2 Eye diagram
Parametri Requisiti all’usicta LEU
1
2 ∙ Actual mean data rate
T 60 ns
T
jitter 0.6 ∙ T
T
1 0.74 ∙ V
V 1 "
Tabella 2 Parametri eye diagram
La prova delle caratteristiche del diagramma oculare deve essere eseguita con una forma
d'onda che forma un segnale esponenziale con la seguente equazione caratteristica:
1 #
%
V = &−1.87 ∙ V ∙ e + V . fronte di salita
&
!"# $ $
2
! 1 #
%
&1.87 .
V = ∙ V ∙ e − V fronte di discesa
&
!"# $ $
2 8
1.Definizione specifiche di progetto
Con:
§ V e V in volt
out 2
§ 332.3 ns se non diversamente specificato. Ai fini del test, l'intervallo accettabile è
330 ns ± 30 ns.
Ai fini della regolazione del livello del segnale V2 durante la prova, l'impedenza di carico
collegata deve essere di 120 Ω
Scarica il documento per vederlo tutto.
Scarica il documento per vederlo tutto.
Scarica il documento per vederlo tutto.
Scarica il documento per vederlo tutto.
Scarica il documento per vederlo tutto.
Scarica il documento per vederlo tutto.