Estratto del documento

Ben pote e il diodo BJT

DIODO Zener elettronipochi elettroni t an t i + - id P M vidpreferiti ic ↓7 E↓ Catodoanodo -T 113 #UD i, ViAi ic↓↓ transistor transistori phpnon inietta elettroni lacune inietta SEMIONDARETTIFICATORI A MOSFET UDCANALETRANSISTORTRANSISTOR CANALE AA PN ·Jin isiD is SD SD Vmsin(wt)VI =~ RLTG GBG G BB Y BYS D DS in iPis is A SEMIONDARETTIFICATORI discreti discretitransisto transistointegrati integratitransisti transistiMOS MOS diodiD-drainD-drain diponteA trasformatore centrale B apresacon azonapzone t> >-- tensione ingr sopraS-sourceS-source .user Y~·G-gateG-gate +Dedovetensione US Up>> B-bulk zonaB-bulk zona p RLn- -G D Spinterdizione.

MOSFET e rettificatori

1 VESLVTH-OFF: USS DaG Dsaturazione.2 VDSVES-VTHVTHVes >: is, f(VGS)2Kp(Vas-VTH)ID = ing sottotensione .S RETTIFICATORI FILTROCONtriodo.3 Kn[(Ves-VTH)Ups-VeszyVDSVas-VTH DVeSYVTH: , Nessart VDRon =ID ,= IDs sat,S Vili~UsUp RiCLOGICHEPORTE =YA 10= SOURCE COMUNEVNOT : A·AYA YBB BAYNAND ANDA-BY =: ↓= -: Y3↑A A =BB A+ B BY AVNOR +OR: == : !· A YB OAY BXORBAY +XNOR + == :: COMUNEGATEPOLARIZZAZIONE PARTITORE INGRESSODI VDD* VDDVeg R ReaVDD - RC= - ,R2R1 + RCRi RTH ↓VTHI(VGS-VTH)2Vas Veg = ↓ID== R2ID)IDCRSVDD-VDS +=VGS-Vep-IDRs (VES-VTH)2 RTH RIVR2VIDVTH RaMOSFET- Ig ID = RIR20 = === , R1 R2+ R2R1 +INVERTER COMUNEDRAIN"A all'uscitariferiteGrandezze di tempo# Ron(2di 2(fall)discesa Voll(tempo Voratempo> da- = ,RC9)tr (da(rise)di 2Salita 2VoVoc-a =tempo> ,.tempotp propagazionedi tphL +tp Ch> =:- 2

Algebra booleana e decodificatori

ALGEBRA BOOLEANA DECODIFICATORI 214 ENABLEINGRESSOCON DI22ing resita simbolibit= diversi, 42A =0A A 1 .=+. A toB YY1E Y2 3B) (assorbim(A )BAA + > .. . E& YoX X O O0- =1B E Morgan)A (DeA B A B++ ; =. 100= 1000- B)(AEY1 +=101 0100XORNOR negazione or Y2 E A= -parallelo 1190010B1 B)CE-fny (A B)nFETA B+ Mo M3= += = serie=. · ·· · BY3 AE1 T-- = - -o5)(A B)fp (ANAND pFET +> = 1- -· . E YoΣ5= B) 2(Y fp (AB B)A + += = +=- - A- YABAB AB 1XOR +==XNOR Y2Σ0f fxor= B Y4C B) fuxorpFET-yfp uniB)(A gli=+ + Σ= m3· mo=- . B) M2B)nFET-fn ( Mr faxor(A zerigei+ + ===· ..

Multiplexer digitale

MULTIPLEXER DIGITALEABTABAQB XNOR == S ·: Y 5 BY A S+= . .implementazione logicheportecon I allacciaS A5 = 0 >-"logica saaimplementazioni detteQueste ins o n o allaccia BB SS +1SAKarmaughCon la d imappa : B 133 71 DEMULTIPLEXER111- che lafaIl siaA multiplexer si yvero delle ingressoporteA un'implementazione inpunto . unaquesto ncerco5 5VvolteMegando ha+2 B IlSA B SA d'uscitademultiplexer= porte=.: . i.. .èla dicui implementazione all'ingressosarà ugualesolo questa .unae:S Se Soda xaSe S oA Y & Yo8 i01 Y 110B Xy2- 1 y3ho ingressi4se 51 50 505.yo = yzx x=. .S1 . -So 5 S1In So x xSoy1 = yz = ....· hoad ingressiOgni AND 3 SX So, ,#1 Σ0 YI2

Half-adder e full-adder

HALF-ADDERÈ13 binazio d'ingressolitsommatore BA2a :un ,usiteingressia corrispondono 22 .Il significa)S(litè Crisultato il rapporto menoe:FULL-ADDER c'è significativadellariportoNon menos om m a .iladSette ripato dellaloAl B SAsignificativaimmediatamentesomma + AcA SeÈ lit d'ingressosommatore BeCi.A3aun : , A SRisultato è S -siguCo e CB+ sign . AQBCiCi < -OR A BCCi =CiAB --S ripetoABCi C AND=S = AA FA Ci(AB) BCo A+= . AQB BACi +Co -.B B A B.

Sottrazione

SOTTRAZIONEpossibili ladi fare sottrazionemodi2 .A· diImplementazione complemento 2(y)x-y a= X +A SCi Ye Subyoy3 y2 Yo Subysub fY =HA 8 OOS 1·SA 1B CA Sommatore 1HA OCoBB C fx3y3 SUDXoy1 Yox2yz x 1

Sincronizzati SR latch e flip-flop

SINCRONIZZATI SRLATCH FLIP FLOP-LATCH SR ·Q QSS · CLK B CiA A BAB ciBaci CiQR FAQ FAFA FAΣ0R SCoCoscos SCoFLIP FLOP JK :CLK 53 St SoS25 QJ Σ 1CLK R QKFLIP FLOP T Qe=,T colpo clockcambiano Ogni- D d i1J = aQQ -+a .CLK iQQ To Qr cambiano· nonK .aCLK

Amplificatori operazionali

AMPLIFICATORE DIFFERENZIALEAMPLIFICATORE INVERTENTE R2i .Re RIR2 Ni Lo A(ve-vilNo è voscopo avere =B No- R3IV R1 N2 Ri itR R=E RitR3 ++= =R4 itAMPLIFICATORE INVERTENTENONReinRei To iin N-vI == = R2 INTEGRATO RE INTEGRATORE PERDITECONIV R1C=Ri=A R CR NoNoVi VINSEGUITORElimite invertentecoso amp Non- . DERIVATORERoRi 022Au a1+1 == -= ·= R- NoVi ↓ AdAdB 11 ++ = C NoSOMMATORE Niinvertentederivato da ompsempre .R1 La correntiè tutteRe la ledicrrente suM somma REALEDERIVATORER1N2 R2 R1 catocircuitodelsulle che causaa: , CR1-I in NoIscrittevirtuali Ncomeesserepossono =:No -v I Ni-i2 vo =·=·

Elementi di elettronica — 16.07.2024

4A01Elementi di Elettronica — 16.07.2024 — Numero Compito:11111Cognome Nome Matricola0 0 01. Dato il circuito in figura, tracciare l’anda- 3. Dato in circuito in figura, con K =N2mento dei segnali, dati i valori iniziali ripor- 2 mA/V ; V = 1 V; V = 2 V trovare:TH DDtati nel grafico. ?

  • (a) Il minimo valore di R in modo che M0TUTTO = D 1sia in triodo per V = V ;I dd
  • (b) Il valore di R in modo tale che V =D Q D Q D Q D L321 1 32 0.2 V.

F F F F F F1 2 3clk V DDQ2 Q3 DD -& +D1->1 Q1)or(a302 DrD3 xQ1 == RD2 = ,N Dv 0clk Mv 1ID1D2 Q= 1D3 Q= 2

4. (a) Calcolare il guadagno dell’amplificato-Q re del circuito precedente con R =3 DR /2, V = 2 V.Da ID(a)D3

(b) Calcolare il massimo range della tensio-2. Data la funzione logica implementata dal ne d’uscita.circuito in figura, implementarla in logicaCMOS dopo averla semplificata.

5. Disegnare il circuito di pilotaggio di un busV dd I2C. VoldA C̄ Erp* SDAΣ5B C f c= Bfp +ABf =P Vold-4343 + c++n #in CMOSf fn fp= = KN 2mA/v2=VTH 1v=VDD 2v=a) VD ID RD3 VDD= -- VGS VTHVDD ON-M1=VDs (TRIODO1vsat VDS= =, IDRDVDS VDD= -ID 1 1mA1 == . 3RD2 10 - 1=- 3RD1 10 -= 1k1RD =3.

b) V 0 2vNo == .in triodo camera=?sat inseUDD-IDRD laNo corrente= k((Ves-VTH)VDS-Vasa]ID ID1 A == 3RD 5k1RD20 2 -10 == -. 103RD 8k181 1= =., ,4) RD insaturazione0 k15 M1-= ,VI 2 v= Noe ·& 31 13 3 -- 2 -CKID 101010C 2 -Gfo = . =.= . .RiNoNgsVi -gfogs= .= 10RD genRd 52Av -gfs Nge -1 ==Vo - .= . == ,XID Ngu4) di saturazionelamantenendoNomassimo rongeVGS-VTH 1vVos 1 5V >= =, VI-VTHNo-07 1vNo 12vVo >12> -- Infatti non può sicamente superare perché sopra di essa il transistor sarebbe spento e il nodo drainv_o V_{DD},di 2v1vmin No sarebbe praticamente collegato a tramite= max = V_{DD} R_D.fi

Elementi di elettronica — 17.09.2024

4A01Elementi di Elettronica — 17.09.2024 — Numero Compito:11111C

Anteprima
Vedrai una selezione di 8 pagine su 35
Prove svolte Elettronica Pag. 1 Prove svolte Elettronica Pag. 2
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 6
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 11
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 16
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 21
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 26
Anteprima di 8 pagg. su 35.
Scarica il documento per vederlo tutto.
Prove svolte Elettronica Pag. 31
1 su 35
D/illustrazione/soddisfatti o rimborsati
Acquista con carta o PayPal
Scarica i documenti tutte le volte che vuoi
Dettagli
SSD
Ingegneria industriale e dell'informazione ING-INF/01 Elettronica

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher giampaolo.rossi72 di informazioni apprese con la frequenza delle lezioni di Elettronica e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università Università Politecnica delle Marche - Ancona o del prof Orcioni Simone.

Domande e risposte

Hai bisogno di aiuto?
Chiedi alla community