Progettazione digitale, prof. Tosi, Villa - blocco heart rate monitor, RX, PULSER, display 7 segmenti

Esercizio 5 del 4 sett 2014

Progettazione

Info importanti da provare dal testo:

• Max 255 battiti cardiaci ogni 60 s
• Con N=8 (occorrono 8 bit per rappresentare tale conteggio)
• Trasmissione seriale (in binario)
• Modalità di trasmissione

Come deve essere strutturato il progetto è descritto dalla figura a destra del testo di esame:

Compito del progettista è:

• Progettare i 3 blocchi richiesti (ci sono infiniti modi per farlo, più o meno efficienti, e più o meno soggettivi)

Esercizio 5 del 4 sett 2017

Progettazione

Info importanti da prendere dal testo:

• Max 255 battiti cardiaci ogni 60 s
• 2^N-1 con N=8 (servono 8 bit per rappresentare tale conteggio)
• Trasmissione seriale (in binario)
• Modalità di trasmissione

Come deve essere strutturato il progetto è descritto dalla figura a destra del testo di esame:

Compito del progettista è:

• Progettare i 3 blocchi richiesti (ci sono infiniti modi per farlo, più o meno efficienti, e più o meno soggettivi)
• Collegare tra loro i vari blocchi progettati.

Blocco px

Iniziamo con il blocco px. Come prima cosa creiamo bisogno di un counter, da sé in grado di processare già 8 bit da sé arrivino serialmente. Dato che l'acquisizione è seriale, occorre anche uno shift register che riceva come clock un segnale generato a porta da Sclk e prenda in ingresso il segnale SD.

Il segnale in-clk dovrà fornire colpi di clk quando contemporaneamente sarà passato il segnale di START e sarà avviato il segnale Sclk, per cui posso generarlo con una AND (logica combinatoria quindi riciclabile o circuito) a porta delle 2 condizioni appena esposte.

Generatore del segnale LED

Avremo dunque bisogno di un generatore di segnale per il LED che lo lasci acceso per 200 ms. Tale circuito sarebbe del tipo in figura:

Dove bisogna progettare R e C tali che T = RC = 200 ms.

Una scelta possibile può essere scegliere C = 1μF (facile da reperire) e R = 200 ms / 1μF = 2 . 10^-1 s / 10^-6 F = 2 . 10⁵ Ω = 200 kΩ.

Alla fine posso anche pensare di mettere un segnale "power on reset" per buona norma in un circuito digitale (è sempre consigliabile averlo). Il segnale POR sarà generato a partire dall'alimentazione, in cui si può collegare un condensatore di disaccoppiamento per assicurarci che i disturbi sull'alimentatore non si riflettano sul segnale di POR.

Implementazione dei blocchi

Step: una volta capito di quale board abbiamo bisogno, come implementare ciascuno dei blocchi è abbastanza soggettivo, dato che ci sono molti modi; vediamo come metterli insieme.

Occorrerà un FF per ricevere il segnale di START.

Questa R serve per rendere più “sicuro” il diodo LED.

Ci sono molte varianti rispetto a queste soluzioni:

• Un FF del tipo D andava bene lo stesso, bastava influenzare il reset con altra logica combinatoria
• Invece dello shift register si sarebbe potuto pensare ad una memoria

Generatore di impulsi

4) Questo è il punto più soggettivo in assoluto, in quanto invece di generare un circuito che produca in uscita un certo numero di impulsi di una certa durata e periodo. L'unica cosa che non è soggettiva è che il valore di questi impulsi dipende dal valore risultato dell'HRA, il che vuol dire che l'ingresso a questo blocco è il risultato Q_0 del latch presente nel precedente blocco.

Per il resto si tratta solo di progettare un generatore di impulsi che, come il blocco precedente, si accende e spegne tramite il segnale di POR. Ovviamente tale circuito potrebbe essere realizzato anche in analogico (tramite un OPAMP) ma l'implementazione digitale è più efficiente.

Oltre all'impulsazione proposta nella soluzione, un'altra possibile è:

La coppia G_R viene progettata per il ritardo (t=G_R=50μs) mentre la coppia C_2R_2 per il periodo.

Decodificatore per display a 7 segmenti

(c) Anche per il punto c vi sono varie implementazioni per un decodificatore per display a 7 segmenti. Ovviamente, siccome a display si deve visualizzare su formato BCD il numero di battiti ricavati dell'HRI, in ingresso a questo blocco dovrà essere il segnale B generato nel punto B. Se dovesse servire la versione negata, al punto B è stato generato anche il segnale C opportunamente.