Esercizio di progettazione digitale Tozzi Villa progettazione orologio

Orologio

Specifiche

• Il segnale CONFIG vale solo sulletra l'analogo, lo riporta alle ore 12:00, ma è valido su grado di avanzato e diminuisce di 1 min. Questo vuol dire che a partire da tale segnale dovranno generare altri 2, uno di rise e uno di fall.
• Dopo configurato, 2 led alla volta vengono accesi, uno per l'ora uno per il minuto.
• Modalità prevede di passare dalla fase di configurazione a quella normale.
• Se CONFIG è premuto per più di 3 s, si genera il segnale di Clear per resettare. Dopo a partire dal segnale di CONFIG, verrà il solito.

Per generare il segnale di clear con un SR, in cui a sovrapposto il segnale di clear,

Orologio

Specifiche

• Il segnale CONFIG nel solo resetto il orologio, lo riporta alla ore 12:00, una è utile in grado di aumentare e diminuire di 1 min. Questo vuol dire che a partire da tale segnale dovrò generare altri 2, uno di rise e uno di fall.
• Dopo configurato, 2 led alla volta vengono accesi, uno per l' ora uno per il minuto.
• Modalità permette di passare dalla fase di configurazione a quella normale.
• Se CONFIG è premuto per più di 3 s, si genera il segnale di Clear per resettare.

Appena a partire dal segnale di CONFIG, verrà il solito.

Per generare il segnale di clear con un SR, in cui a volte compare il segnale di clear, mentre A sera vale potrebbe mi dovrà un impulso di durata < 3s.

Analogamente, se la pressione è tra 10 e 3s, si inverti lo stato del segnale direzionale. Dunque prendo una AND da portato in ingresso 2 impulsi, uno > 1 secondi prima, e uno < 10 che deriva dal A generato prima; il testo superiore della AND è "fall" perché il segnale "direzione" porta alto all'immo.

La rete che progettata il segnale clock, clk e direzione è la seguente:

Esercizio 5

a) T_CONF < 1s -> "clock"

1s < T_CONF < 3s -> inverti "direzione"

T_CONF > 3s -> "clear"

F. Villa 16/07/19 CONFIG CONF RISE FALL Pole ABCD RES MRPES 1s 3s >1s <1s >3s <2s C clock direzione clear