Esercizio di progettazione digitale Tozzi Villa progettazione orologio

OROLOGIO

SPECIFICHE

- Il segnale CONFIG une solo resetta l'orologio (lo riporta alle ore 12:00) esso è anche in grado di aumentare e diminuire di 1 min. Questo vuol dire che a partire da tale segnale dovrò generare due 2, uno di rise e uno di fall,

- dopo configurato, 2 led alle volte siano accesi, uno per l'ora e uno per il minuto

- MODALITÀ permette di passare dalla fase di configurazione a quella normale.

- se CONFIG è premuto per più di 3 s, si genera il segnale di CLEAR per cancellare. Sempre a partire dal segnale di CONFIG, usando il solito _{(T=3 s)}

per generare il segnale di CLEAR con un SR, in cui A sarà appunto il segnale di clear,

Orologio

Specifiche

• Il segnale _CONFIG deve solo azzerare l'orologio (lo riporta alle ore 12:00) esso è anche in grado di aumentare e diminuire di 1^MIN. Questo vuol dire che a partire da tale segnale dovrò generare due, uno di rise e uno di fall,
• Dopo configurato, 2 led alla volta devono accesi, uno per l'ora e uno per il minuto
• Modalità permette di passare dalla fase di configurazione a quella normale.
• Se _CONFIG viene premuto per più di 3_s, si generano il segnale di _CLEAR per resettare. Sempre a partire del segnale di _CONFIG, usiamo il solito

per generare il segnale di _CLEAR con un SR, in cui è sotto commutato il segnale di _CLEAR,

mente è una sorte perfet mi darà un impulso più elevato <3>.

Analogamente, se la pressione è tra 15 e 35, si

avrà lo stato del segnale di uscita. Dunque

quando una AND de per questo se ampreso

il segnale, uno >1 è generato prima, e uno <15

de uscita dal è generato prima; il testo

imposso delle AND è "fall" perché il segnale

el "debounce" parte alto dell'ingresso.

la rete de progetta i seguenti classe, THE e

descrizione è lo seguente:

ESERCIZIO 5

a)

• T_CONF < 1s -> "clock"
• 1s < T_CONF < 3s -> inverti "direzione"
• T_CONF > 3s -> "clear"