Elettronica digitale

Elettronica digitale

Lorenzo Mugnai

Università degli Studi di Firenze: Ingegneria Informatica

2022/2023

Sommario

• 1 Famiglie logiche .............................................................................................................................................................................4
  • 1.1 Isolanti e conduttori ...........................................................................................................................................................4
  • 1.2 Semiconduttori ...................................................................................................................................................................4
    • 1.2.1 Drogaggio ......................................................................................................................................................................4
      • 1.2.1.1 Semiconduttori di tipo N ....................................................................................................................................4
      • 1.2.1.2 Semiconduttori di tipo P .....................................................................................................................................4
    • 1.2.2 Diodo .............................................................................................................................................................................4
      • 1.2.2.1 Zona di svuotamento ..........................................................................................................................................4
      • 1.2.2.2 Diodo ..................................................................................................................................................................4
      • 1.2.2.3 Barriera di potenziale .........................................................................................................................................5
      • 1.2.2.4 Corrente ..............................................................................................................................................................5
      • 1.2.2.5 Effetto tunnel ......................................................................................................................................................5
      • 1.2.2.6 Polarizzazione .....................................................................................................................................................6
        • 1.2.2.6.1 Diodo polarizzato inversamente ...............................................................................................................6
        • 1.2.2.6.2 Diodo polarizzato linearmente ..................................................................................................................6
      • 1.2.2.7 Altri tipi di diodo .................................................................................................................................................6
      • 1.2.2.8 Esempio circuito con un diodo ...........................................................................................................................6
    • 1.3 BJT (Bipolar Junction Transistor) ..........................................................................................................................................6
      • 1.3.1 Dispositivo n-p-n ...........................................................................................................................................................7
        • 1.3.1.1 Interdizione (cut-off) ..........................................................................................................................................7
        • 1.3.1.2 Regione attiva diretta .........................................................................................................................................7
        • 1.3.1.3 Saturazione .........................................................................................................................................................8
        • 1.3.1.4 Regione attiva inversa ........................................................................................................................................8
        • 1.3.1.5 Rappresentazione delle regioni nel grafico dei transistor ..................................................................................8
        • 1.3.1.6 Struttura del transistor BJT di tipo n-p-n ............................................................................................................8
        • 1.3.1.7 Dispositivo p-n-p .................................................................................................................................................8
      • 1.3.2 Esercizio BJT ..................................................................................................................................................................9
      • 1.3.3 Esercizio BJT ..................................................................................................................................................................9
      • 1.4 MOS ....................................................................................................................................................................................10
        • 1.4.1 N-MOS .........................................................................................................................................................................10
          • 1.4.1.1 Struttura ...........................................................................................................................................................10
          • 1.4.1.2 Regione cut-off .................................................................................................................................................10
          • 1.4.1.3 Regione lineare .................................................................................................................................................10
          • 1.4.1.4 Regione saturazione .........................................................................................................................................10
        • 1.4.2 P-MOS .........................................................................................................................................................................11
      • 1.5 Circuiti logici digitali ..........................................................................................................................................................11
        • 1.5.1 Leggi di de Morgan ......................................................................................................................................................12
        • 1.5.2 Famiglie logiche ...........................................................................................................................................................12
          • 1.5.2.1 Parametri delle famiglie logiche .......................................................................................................................13
      • 1.6 RTL (Resistor Transistor Logic) ...........................................................................................................................................13
        • 1.6.1 RTL-NOT ......................................................................................................................................................................13
        • 1.6.2 RTL-NOR ......................................................................................................................................................................14
        • 1.6.3 Parametri per dispositivi RTL .......................................................................................................................................14
      • 1.7 TTL (Transistor Transistor Logic) .........................................................................................................................................15
        • 1.7.1 Circuito Basic Not ........................................................................................................................................................15
          • 1.7.1.1 Ingresso basso ..................................................................................................................................................15
          • 1.7.1.2 Ingresso alto .....................................................................................................................................................15
          • 1.7.1.3 Caratteristiche ..................................................................................................................................................15
        • 1.7.2 Enhanced NOT .............................................................................................................................................................15
          • 1.7.2.1 Ingresso basso ..................................................................................................................................................15
          • 1.7.2.2 Ingresso alto .....................................................................................................................................................16
          • 1.7.2.3 Problema ..........................................................................................................................................................16
        • 1.7.3 STD NOT ......................................................................................................................................................................16
          • 1.7.3.1 TTL sotto circuiti ...............................................................................................................................................17
            • 1.7.3.1.1 Pull-down attivo (ADP) ............................................................................................................................17
            • 1.7.3.1.2 Phase Splitter ..........................................................................................................................................17
            • 1.7.3.1.3 Totem-pole ..............................................................................................................................................17
          • 1.7.3.2 Parametri ..........................................................................................................................................................17
        • 1.7.4 TTL NAND ....................................................................................................................................................................18
        • 1.7.5 TTL NOT con ADP e senza ADP ....................................................................................................................................18
      • 1.8 CMOS .................................................................................................................................................................................19
        • 1.8.1 CMOS NOT ..................................................................................................................................................................19
        • 1.8.2 CMOS NOR ..................................................................................................................................................................20
        • 1.8.3 CMOS NAND ................................................................................................................................................................20
      • 1.9 Differenze tra TTL e CMOS .................................................................................................................................................21
      • 1.10 BiCMOS ..............................................................................................................................................................................21
        • 1.10.1 Versione CMOS Invertitore ....................................................................................................................................21
        • 1.10.2 Versione TTL ...........................................................................................................................................................22
      • 1.11 Logica sequenziale .............................................................................................................................................................22
        • 1.11.1 Esempio .................................................................................................................................................................22
        • 1.11.2 Elementi di memoria ..............................................................................................................................................23
          • 1.11.2.1 SR Latch .......................................................................................................................................................23
          • 1.11.2.2 Flip Flop D ....................................................................................................................................................24
            • 1.11.2.2.1 Funzionamento ....................................................................................................................................24
              • 1.11.2.2.1.1 Clock a 0 ......................................................................................................................................24
              • 1.11.2.2.1.2 Clock da 0 a 1 con D=0 ...........................................................................................................24
              • 1.11.2.2.1.3 Clock da 0 a 1 con D=1 ...........................................................................................................24
    • 2 Confronto tra famiglie logiche .....................................................................................................................................................25
      • 2.1 Circuiti commerciali ............................................................................................................................................................25
        • 2.1.1 Package ..................................................................................................................................................................25
        • 2.1.2 Famiglie logiche standard .....................................................................................................................................26
          • 2.1.2.1 Esempio ............................................................................................................................................................26
        • 2.1.3 Confronto tra famiglie logiche ...............................................................................................................................26
      • 2.2 Circuiti integrati digitali ......................................................................................................................................................27
        • 2.2.1 Switch ....................................................................................................................................................................27
        • 2.2.2 Pin di input inutilizzati ............................................................................................................................................27
        • 2.2.3 Livelli di tensione/corrente I/O ..............................................................................................................................27
          • 2.2.3.1 Compatibilità ....................................................................................................................................................27
          • 2.2.3.2 Compatibilità tra le famiglie TTL e CMOS .........................................................................................................28
            • 2.2.3.2.1 Compatibilità CMOS 5V e TTL ..................................................................................................................28
        • 2.2.4 Caratteristiche di uscita .........................................................................................................................................28
          • 2.2.4.1 CMOS ................................................................................................................................................................28
          • 2.2.4.2 TTL ....................................................................................................................................................................28
          • 2.2.4.3 Caratteristiche generali dell'uscita ...................................................................................................................29
      • 2.3 Data sheet ..........................................................................................................................................................................29
      • 2.4 Scariche elettriche ..............................................................................................................................................................30
    • 3 Conversione A/D e D/A ................................................................................................................................................................31
      • 3.1 Campionamento .................................................................................................................................................................31
      • 3.2 Quantizzazione ...................................................................................................................................................................31
      • 3.3 Convertitore D\A (digitale\analogico) ................................................................................................................................32
        • 3.3.1 D/A Converter ........................................................................................................................................................32
        • 3.3.2 Reti R-2R ................................................................................................................................................................33
      • 3.4 Convertitore A\D ................................................................................................................................................................33
        • 3.4.1 Rampa digitale .......................................................................................................................................................34
        • 3.4.2 Convertitore ad approssimazioni successive (SAR) ................................................................................................34
          • 3.4.2.1 Funzionamento .................................................................................................................................................34
        • 3.4.3 Flash .......................................................................................................................................................................34
    • 4 Microcontrollori ...........................................................................................................................................................................35
      • 4.1 STM32 ................................................................................................................................................................................35
        • 4.1.1 STM32 GPIO ....................................................................................................