Architetture FPGA e progettazione

Name: Architetture FPGA e progettazione
Rating: 4.5 (2 reviews)
Author: sansalone99

Revisionato il 28/07/2026

di sansalone99

Publisher

Vota 4,5/5 (2)

Contenuto verificato e approvato dal Team di Esperti di Skuola.net

Gli appunti danno una introduzione alle FPGA, in particolare vengono trattate le strutture delle principali famiglie di circuiti logico-configurabili, in particolare vengono trattate le FPGA …

Esame Architettura fpga e progettazione

Facoltà Ingegneria

Dal corso del Prof. Corsonello Pasquale

Università Università della Calabria

A.A. 2022-2023

52 pagine

1 download

Appunti esame

Scarica

Estratto del documento

Architetture FPGA

1 2 3 4io5

Flusso di progettazione

Codice HDL
Simulazione
Sintesi
Architetture
Implementazione
Analisi di timing
Progettazione Behavioral
Design dell'ambiente di prova
Bitstream
Requisiti

6 7 P�R� FPGA� Bit Stream O� SRAM-based M

8 9 � CLB�� Block Select RAM�� Multipliers� DCM

RAM_LUT e scrittura

10 11 12 RAM_LUT Scrittura: ADDR ADDRA [4 : 1] I/O WG [4 : 1] DI CLK WS DI WE WE Strobe WS CLK gen.

13 5° bit stabilisce se si scrive o si legge LUT ADDR A Data_Out WG DI CLK Strobe CE gen Data_In

14 15 16 VDD VDDTT FF Output FF PAD FF Input FF

Digital clock manager

17 Digital clock manager. Impiegato per fornire il clock negato sul 2° registro. Sensibile alla discesa. Si prendono dispari. Si prendono pari.

18 19 VDD In Out

20 21 Viene sospeso per mezzo periodo.

LUT e shifting

22 23 LUT-6 LUT-5 6° Bit Out-5 5 Bit 0ut Out-6 LUT-5 010 ut

24 25 26 Oltre ad operare lo shifting, possiamo usare l'ingresso asincrono per puntare ad una casella in particolare.

27 48-bit Reg.� Acc.

28 29 Fino all'abbassamento, compreso il fronte, c'è trasparenza.

30 31 32 33 ClkEngated_clk Il FF inizierà a Skew. Il clock generato è sfasato, lavorare da questo fronte.

34 Non usa le LUT SHR, poiché è un registro SIPO. �In questo caso la LUT non può essere usata, poiché non può vedere contemporaneamente tutte le posizioni, ma 1, al più 2 per volta.

35 Non specificando più tutte le posizioni visibili, allora il sintetizzatore utilizzerà una LUT. �Con il segnale asincrono, possiamo scegliere quale indirizzo far uscire.

MUXCY e tipi definiti

36 Ci + 1 LUT MUXCY Sipigi XORG Ci

37 Tipi definiti da noi.

38 39 40 41 42 43 44 Viene comunicato l'indirizzo e altre info (ad esempio quanti dati si vogliono leggere) 1° Bus 2° Bus. A scrittura completata, sul canale di controllo ci viene dato il responso.

Bus e protocolli

45 Il Lite è come il MemoryMap, ma senza bus, quindi si legge/scrive 1 dato per volta. 1° Bus 2° Bus Questo genere di protocollo è quello Lo stream è un protocollo n

Anteprima

Vedrai una selezione di 12 pagine su 52