Elettronica digitale - Circuiti combinatori

Circuiti combinatori

Sono circuiti che hanno un'uscita dipendente solo dall'ingresso, non da uno stato.

Ingressi e uscite hanno invertitori o catene di invertitori:

• Abilitazione della linea
• Separazione dal mondo esterno
• Ripristino dei livelli logici in uscita per far viaggiare meglio il segnale
• Formulano segnali a negare

I circuiti combinatori sono strutturati in modo regolare:

• Struttura a matrice - Tipico di sistemi di moltiplicamento e selezione
• Bit-slice - N bit sono processati in parallelo in N circuiti uguali poi riconducibili all'uscita

Sommatori binari

Bit a bit con riporto.

Struttura bit slice.

A_i + B_i = {S_i, C_i}

S_i = A_i B_i + C_i-1     dove  ⊕  è lo XOR.

C_i = A_i B_i + C_i-1 (A_i ⊕ B_i) = A_i B_i + C_i-1 . (A_i + B_i)

Questa forma mi avvantaggia nella realizzazione pratica.

e    e    differiscono solo quando    (A_i=1, B_i=1),    ma se coincidiamo:

A_i ⊕ B_i = 0   → C_i = 1 + 0 = 1

A_i + B_i = 1 + 1 + 1 = 1

Sono uguali.

Circuiti combinatori

Sono circuiti che hanno un'uscita dipendente solo dall'ingresso, non da uno stato.

Ingressi e uscite hanno inversioni: o catene di invertitori:

• Abilitazione della linea
• Separazione dal mondo esterno
• Ripristino dei livelli logici in uscita per far viaggiare meglio il segnale
• Formano variabili negate

I circuiti combinatori sono strutturati in modo regolare:

• Struttura a matrice - Tipico di sistemi di instradamento e selettore
• Bit-slice - N bit sono processati in parallelo in N circuiti uguali, poi riconducono all'uscita

Sommatori binari

_Ai + _Bi = {(_Si, _Ci)_sommariporto}

_Si = _Ai⊕_Bi + _Ci-1 dove ⊕ = ∈ lo XOR.

_Cc = _AiBi + _Cc + (_Ai⊕_Bi) = _AiBi + _Cc-1 + (_Ai + _Bi)

e + differiscono solo quando (_Ai = 1, _Bi = 1), ma se consideriamo:

_Ai + _Bi = 0 => _Ci = 1 + 0 = 1

_Ai + _Bi = 1 => _Ci = 1 + 1 + 1 = 1

Posso costruire un sottrattore se sommo del complemento e aggiungo 1:

A - B = A + B + 1

Comparatore

Comparatore - si realizza mediante una XOR (obbligando due diversi) e poi una OR per gli n confronti:

• Se sono diversi => 1
• Se sono uguali => 0

Decodificatore

Decodificatore: prende dei bit in ingresso (un codice) e in uscita ne riporta solo 1 → nel caso di un decodificatore binario N bit in ingresso 2^N bit in uscita.

Nel caso di due variabili, supponendo EN=1:

y₀ = Ȳ B̅

y₁ = ȲB

y₂ = Y̅B̅ = aB̅

y₃ = aB

Tutti devono essere in AND con ENABLE.

Utilizzo uno stadio buffer non inversore perché ENABLE ha un elevato fanout → ce ne possono anche essere di più → dobbiamo considerare che ENABLE se a n ⁿ porte per cui il tempo di propagazione sarebbe elevato.

a → vedo una grande CL → usando questa configurazione riduco il tempo di propagazione → da un tempo lineare, passo ad un tempo esponenziale.

Vediamolo come funziona e porte NOR:

y₀ = Ȳ ⁺ B̅

y₁ = Y ⁺ B̅

y₂ = Ȳ ⁺ B

y₃ = Y ⁺ B

Anche ENABLE deve essere negato e mettiamo un numero dispari di inversioni.

Nella logica ECHOS la NAND e la NOR sono equivalenti nel CP → uso peggio per le scariche e meglio per le cariche.

Nello PSEUDONOR la NOR ha impedenza veloce → meglio perché la carica comunque è un PILOT → per le porte NPN.