3. principio di funzionamento del circuito / progettazione del prototipo: Il circuito è costituito
principalmente da un multiplexer e un demultiplexer. Gli otto ingressi dati del multiplexer sono collegati alla
+Vcc in modo tale da avere tutti valore logico 1; tale valore logico viene trasferito sull' uscita, indifferentemente
dalla combinazione presente sui pin di selezione, ed elaborato dal demultiplexer che, in base alla combinazione
di bit presente sui tre ingressi di selezione, trasferisce l' uscita del mux a una delle sue otto uscite accendendo il
diodo LED corrispondente.
4. Tecniche di cablaggio e alimentazione: Dopo aver simulato la prova al computer tramite il software
multisim. Il circuito è stato assemblato su bread board con cavetteria appositamente sagomata, di colore rosso
per il collegamento al Polo positivo, di colore nero per il collegamento al Polo negativo, e di colore verde per i
collegamento fra un componente e l' altro.
L' alimentazione del circuito è fissata a 5V DC, utilizzando l' alimentatore stabilizzato.
5. le fasi di collaudo:
FASE1: Abbiamo simulato il circuito tramite l' apposito software multisim.
FASE2: Abbiamo cablato il circuito su bread board seguendo lo scema elettrico
FASE3: Abbiamo svolto un veloce esame a vista per verificare la corretta realizzazione del circuito
FASE4: Usufruendo dell' alimentatore stabilizzato, abbiamo fornito al circuito una tensione continua di 5V
(+Vcc).
FASE5: Tramite uno switch, che collega i tre ingressi dati alla massa o alla +Vcc;
simuliamo i valori logici 0 e 1. Di conseguenza abbiamo simulato la tabella di verità,
verificando che alla combinazione
A=0, B=0, C=0, che comporta l'accenzione del diodo led rosso corrispondente allo zero.
Fino alla combinazione A=1, B=1, C=1, che comporta l'accenzione del diodo led verde
corrispondente al numero 7, come riportato nella tabella alla sezione 6: raccolta ed
elaborazione dati.
6. Raccolta ed elaborazione dei dati:
C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 0 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 1 1 1
0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 1 1 1 0 1 1 1
1 0 1 1 1 1 1 1 0 1 1
1 1 0 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 0
7. Risultati finali e osservazioni: Da notare che le uscite del demultiplexer sono negate. Di conseguenza il