VHDL Test Benching

Il testbench è un modulo VHDL, non sintetizzabile, costituito da:
- una entity priva di port (il test bench rappresenta l’ambiente);
– il componete che deve essere verificato;
– i costrutti e/o processi che generano gli stimoli.
Per comodità di interpretazione, è possibile generare dei valori interi al posto dei bit e vettori di bit. Il VHDL è fortemente tipizzato; la disomogeneità di tipo deve essere risolta esplicitamente. Per generare segnali per i quali è indicata una periodicità (modulo 2n) è conveniente l’uso dei process. Per generare segnali periodici con duty-cycle diverso da 50% si esplicitano le durate degli intervalli. Per generare segnali non periodici mediante un process si utilizza il costrutto wait (mantiene sospeso il processo indefinitamente). Infine, per generare segnali di ingresso sincronizzati con altri si utilizza un process che ha tali segnali in una sensitivity list.

  • Esame di Sistemi embedded docente Prof. L. Pomante
  • Università: L'Aquila - Univaq
  • CdL: Corso di laurea magistrale in ingegneria delle telecomunicazioni
  • SSD:
I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Atreyu di informazioni apprese con la frequenza delle lezioni di Sistemi embedded e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università L'Aquila - Univaq o del prof Pomante Luigi.

Altri contenuti per Sistemi embedded

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis

Altri contenuti per Ingegneria delle telecomunicazioni

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis
Trova ripetizioni online e lezioni private