VHDL - Presentazione

VHDL è un linguaggio concepito per scrivere modelli di sistemi digitali: Very (High Speed Integrated Circuit) Hardware Description Language.
Le ragioni per realizzare un modello sono le seguenti:
– specifica dei requisiti
– documentazione
– verifica mediante simulazione
– sintesi.
Il concetto di base è raggiungere la massima affidabilità del processo di progetto riducendo sia il costo sia il tempo sia gli errori di progetto.

  • Esame di Sistemi embedded docente Prof. L. Pomante
  • Università: L'Aquila - Univaq
  • CdL: Corso di laurea magistrale in ingegneria delle telecomunicazioni
  • SSD:
I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Atreyu di informazioni apprese con la frequenza delle lezioni di Sistemi embedded e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università L'Aquila - Univaq o del prof Pomante Luigi.

Altri contenuti per Sistemi embedded

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis

Altri contenuti per Ingegneria delle telecomunicazioni

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis
Trova ripetizioni online e lezioni private