VHDL linguaggio

Il linguaggio VHDL (VLSI Hardware Description Language) è un linguaggio per la descrizione dell’hardware. Questa prima definizione sottolinea un aspetto molto importante: il VHDL non è un linguaggio eseguibile ovvero non descrive quali operazioni un esecutore deve svolgere per ricavare il risultato di una elaborazione, bensì descrive gli elementi che costituiscono il circuito digitale in grado di effettuare l’elaborazioe richiesta.

  • Esame di Sistemi embedded docente Prof. L. Pomante
  • Università: L'Aquila - Univaq
  • CdL: Corso di laurea magistrale in ingegneria delle telecomunicazioni
  • SSD:
I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Atreyu di informazioni apprese con la frequenza delle lezioni di Sistemi embedded e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università L'Aquila - Univaq o del prof Pomante Luigi.
Pagine totali: 107
 
1di 107
 
+ -
 
>
VHDL linguaggio
Questo contenuto si trova sul sito http://www.pomante.net/sito_gg/index.htm
Skuola.net ne mostra un'anteprima a titolo informativo.

Altri contenuti per Sistemi embedded

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis

Altri contenuti per Ingegneria delle telecomunicazioni

 
Gratis
 

Sistemi Embedded


· L'Aquila - Univaq
Gratis
 

SystemC


· L'Aquila - Univaq
Gratis
Trova ripetizioni online e lezioni private