Che materia stai cercando?

Ulteriori informazioni

PAGINE

56

PESO

301.26 KB

AUTORE

Atreyu

PUBBLICATO

+1 anno fa


DESCRIZIONE DISPENSA

Design synthesis, given an I/O function, develop a procedure to manufacture a device using known materials and processes.
Verification is a predictive analysis to ensure that the synthesized design, when manufactured, will perform the given I/O function.
Test is a manufacturing step that ensures that the physical device, manufactured from the synthesized design, has no manufacturing defect.


DETTAGLI
Corso di laurea: Corso di laurea magistrale in ingegneria delle telecomunicazioni
SSD:
Università: L'Aquila - Univaq
A.A.: 2011-2012

I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher Atreyu di informazioni apprese con la frequenza delle lezioni di Sistemi embedded e studio autonomo di eventuali libri di riferimento in preparazione dell'esame finale o della tesi. Non devono intendersi come materiale ufficiale dell'università L'Aquila - Univaq o del prof Pomante Luigi.

Acquista con carta o conto PayPal

Scarica il file tutte le volte che vuoi

Paga con un conto PayPal per usufruire della garanzia Soddisfatto o rimborsato

Recensioni
Ti è piaciuto questo appunto? Valutalo!

Altri appunti di Sistemi embedded

Programmazione concorrente
Dispensa
SystemC
Dispensa
Real-time and embedded operating systems
Dispensa
Sistemi Embedded
Dispensa